关键字 |
| 功耗、低功率、流程节点,泄漏电流,电源管理。 |
介绍 |
| 使用低功耗的混合物的焦点部分结合低功耗轮廓系统是现在比以往任何时候更重要。先决条件降低用电继续增加完全随着部分battery-controlled,小,需要更多的有用性。在过去真正的注意力对VLSI创造者是地区,执行和费用。认为有关辅助力量。目前每天的能源是必要的关心,因为惊人的发展和成就领域的个性化计算设备和远程通信框架,请求高速度处理和复杂的有用性与低功率利用率。减少的灵感力利用率对比应用程序到应用程序。micro-fueled电池类的通用的应用程序,例如,pda,目标是使电池寿命和重量合理和捆绑销售成本低。 |
| 精英的多功能机器,例如,手提电脑的目标是减少力分散设备共享的框架,一个点的很大一部分总力传播。终于精英非电池工作的框架,例如,工作站的总体目标框架力最小化减少费用,同时保证长期gadget坚定的品质。等优越的框架、流程创新推动力量所有变量的前前这样的轮廓。在过程创新中心在100 nm,用电,因为泄漏已加入交换行动作为基本迫使政府关注。 |
| 有许多程序创建了过去十年来解决不断强有力的力量减少大部分的先决条件优越。必要的低功耗计划策略,例如,时钟门控为减少元素力量,或不同电压限制(multi-Vt)来减少泄漏电流、确立和维持现有设备。从图1中我们可以分析什么数量的变化发生在电路概述利用分散力量。 |
低功率的方法 |
| (表1)有不同的方法获得超大规模集成电路系统设计中不同阶段的发展优化功耗: |
| 有效功率管理是潜在的利用不同的方法在许多方面在VLSI设计过程。所以设计师需要一个聪明的优化用电方式的设计。 |
功耗 |
| 在电路三个部分负责力传播:元素力量,短路力和静态力。这些元素力量或交换力根本力量传播当充电或释放电容器和描绘下(5、6): |
 (1) |
| CL:负载电容,扇出的效用,导线长度、质量和晶体管,Vdd:电源电压,与连续一直在下降过程中关节,_:活动问题,意义的频率,平均而言,电线开关,f:时钟频率,这是在每个连续上升路线节点。静态功耗或泄漏的权力是一个实用程序提供电压(Vdd)晶体管开关阈值(Vt),质量(figure2)。作为合同路由节点,泄漏进一步转化为能源利用的主要来源,消费至少30%的整体力量。撬棍电流,故当一起PMOS和NMOS设备同时,也捐出泄漏功耗[17]。大多数电路点最小化方法中心只在子阈值泄漏减少不允许门泄漏的影响。对于这个MTCMOS计划计划子阈值泄漏电流的减少睡眠形式。图2显示了一个各种各样的部分负责功耗CMOS。 |
功耗的来源 |
| 在大多数情况下,权力是吞噬当电容器在电路带电或发布,因为交换练习。所以在大量的框架这个力传播是通过减少交换练习监控由关闭部分的框架不需要时。广阔的超大规模集成电路包含一个处理器等不同的部分,一个实际的单元和控制器。一想到力减退是停止任何部分的处理器时不需要目标,更少的电力将处理器时传播工作。 |
静态功耗 |
| 静态功耗是溶解的门不是控制时,当它停止或静态的。最好是CMOS(互补金属氧化物半导体)电路溶解不静态(DC)权力自稳定状态没有直线路径从Vdd到地面。 |
动态功率 |
| 元素的力量传播时,电路是动态的。电路是动态的净变化电压,因为每当几个提高连接到电路。因此,元素力量散射带来的充电。 |
能量最小化方法 |
| 这段位置(表2)独特的方法来减少力在不同的水平。这个表显示了独特的系统最小化后力在不同阶段也利用今天的最小化的一部分力量。 |
减少芯片和电容 |
| 这可以通过方法改进,例如,SOI主要或完全排干井,CMOS扩展到亚微米设备大小和进展互连基板,例如,多芯片模块(MCM)。这种方法可以非常成功不过是另外特别奢华的。 |
扩展的电源电压(电压缩放) |
| 这个临近可以非常有用在功耗下降,但经常需要新的IC工艺处理。 |
使用电源管理技术 |
| 强大的力量管理包括确定正确的工程,利用升级库,IP(创新)许可,和大纲的策略。图3展示了引人注目的强制管理方法。 |
计算机辅助设计方法和技术 |
| 今天的EDA设备充分帮助这些力量管理方法。他们另外给额外的电力资金在使用。低功率VLSI的计划可以实现各级审议轮廓的算法和框架的水平降至设计和电路的水平。 |
低功率管理物理设计 |
| 物理大纲设备解读力计划并执行有效的设计,从情况非凡的细胞转向和改善横向力空间附近的许多角落,模式,并迫使州,除了组装可变性。这个临时关闭时间同样可以叫“低功耗模式”或“惰性模式”。当电路方块需要操作在一天结束的时候,他们正在制定“动态模式”。 |
结论 |
| 要求较低的权力框架不断由众多的业务部分。令人震惊的规划低功率增加了另一种测量正式错综复杂的配置问题和大纲必须为力量和先进性能和面积。它会受人尊敬的接近的估计电路比最好的爸爸。爸爸创建电路所以他们有最好的力量和区域。更大的电路这质量是比默认的电路。力的结果得到了利用功率编译器使用RTL开关活动,功率利用门电路级编译器开关利用力描绘图书馆给了台积电65纳米工程图书馆,。力和区域的三个重要使命在概述了先进的电路有应用,比如战略火箭保护应用程序和其他相关任务,迫使电路会在更小的区域。 |
承认 |
| 通信作者是感谢所有通信电子系的教员,IES技术学院的博帕尔议员和印度持续的支持和鼓励。这是一个前景建立我们的技术技能优势的社会文明。 |
|
表乍一看 |
|
|
|
数据乍一看 |
|
|
|
引用 |
- 迈克尔·基廷,罗伯特•艾特肯大卫•弗林Ala经由Kaijian Shi,“低功耗方法手册系统芯片设计”,施普林格出版,纽约,2007年。
- 创建低功耗数字集成电路实现阶段,抑扬顿挫,2007年。
- Liu,小东,Xuemei Xi, James Chen Min-Chie刘正,昙花Cheng Zhihong Liu Kai Chen Mansun Chan开尔文,Jianhui黄,罗伯特•你Ping K Ko,晨鸣纸业胡,BSIM3v3.3 MOSFET模型用户手册,电气工程和计算机科学系的,alifornia-Berkeley大学,2005。
- 格拉瑟,兰斯,丹尼尔•W Dobberpuhl超大规模集成电路的设计和分析,addison - wesley出版有限公司,1985年版。
- j·弗林,b·沃尔多”,在复杂的SoC设计电源管理,”http://www.synopsys.com/sps。
- 切卓卡山,“设计注意事项和低压数字系统设计的工具,“在proc。第33名,设计自动化会议,pp.113 - 118199。
- y你们美国博卡,v . De,“备用的新技术高性能电路,减少泄漏”电脑。超大规模集成电路挖。科技论文,1998年,页40-41。
- Sagahyroom。砂矿。J, Burmood。米,卢斯•玛索乌米。M”VHDL-based模拟方法估算静态CMOS电路,开关活动”在proc。IEEE 1988年上汽相依,以- 300。
|
菜单
(1)
