国际创新研究期刊》的研究在科学、工程和技术
菜单ISSN在线(2319 - 8753)打印(2347 - 6710)
ISSN在线(2319 - 8753)打印(2347 - 6710)
Rajni沙玛1,桑杰Chopade2
|
| 相关文章Pubmed,谷歌学者 |
访问更多的相关文章国际创新研究期刊》的研究在科学、工程和技术
SRAM面积预计将超过90%,整体芯片由于需求更高的性能,更低的权力,和更高的集成。密度增加内存,内存bitcells扩展每个技术节点减少面积50%。高密度SRAM bitcells使用最小的设备技术,使得变化SRAM更加脆弱。这种变化影响SRAM的稳定性。探讨静态随机存取存储器(SRAM)稳定/备用,读写模式。摘要不同的技术发现静态噪声容限(核),读,写了。电源电压的影响,晶体管扩展,字线电压,阈值电压和温度对SRAM稳定性分析在待机和阅读模式。从0.7 v至1.2 v读稳定增长231%和备用稳定增长135%。当细胞的比率发生变化从1到3 SRAM的稳定性在读模式就翻了一倍。本文还研究数据保留电压(DRV)备用和读模式保存或读取数据所需的最低电压,电压低于DRV可以翻转SRAM的状态。 The DRV 6T SRAM in Standby mode is 0.14V and that in read mode is 0.29V.
关键字 |
| 静态随机存取存储器(SRAM)、静态噪声容限(核),细胞比率(CR),拉比(PR)。 |
介绍 |
| 静态随机存取记忆(sram)继续成为重要的组件在一个广泛的微电子应用从消费者无线高性能服务器处理器,系统芯片(SoC)和多媒体应用程序。改善性能和成本的集成电路(IC)取得的主要由晶体管扩展(即。,minimum feature size reduction by a factor of 0.7 in every new technology node, or every 2 years) as defined by Moore’s Law [1]. The resultant exponential growth in device count per chip has been led by the miniaturization of the static-random-access-memory (SRAM) bit-cell [2]. Frequently used in integrated system, SRAM cell has a minimum foot print to achieve high integration density consistent with the reliability and performance required [3]. In particular, continued SRAM cell-area scaling for increased storage density, reduction in Supply voltage (VDD) for lower stand-by power consumption, and enhanced yield necessary to realize larger-capacity SRAM arrays become increasingly difficult to achieve either by reducing the number of transistor use to design SRAM or by reducing the size of transistor [4]. |
| SRAM单元设计中有两个重要方面:细胞区和稳定的细胞。细胞面积确定芯片总面积的三分之二左右。细胞的稳定性决定了软件出错率和记忆过程公差的敏感性和操作条件。以来的两个方面是相互依存为改进设计细胞稳定总是需要一个更大的单元格区域。所表达的稳定,稳态噪声幅度已经研究了CMOS存储器单元分析了j . Lohstroh [5], K。F.J. Anami [6]清单我1986 [7]。然而,这些研究仅限于计算机模拟;分析工作尚未报道。1987年E。Sevinch[10]发现SRAM细胞的核材料的分析以及仿真的角度来看,在亚微米金属氧化物半导体技术。在这工作一个图形化的方法找到核材料之前,蝴蝶曲线测量核材料被发现。 In 2006, Evelyn Grossar [11] found a new method to find stability that was the N curve which proved to be more accurate for finding write and read stability. In 2008, Zheng guo [12] found five methods to calculate write stability and the method for read stability. For high speed application the power has to be reduced and stability has to increase. So the effect of process, supply voltage and temperature was studies on SRAM [14]. Transistor scaling and word line voltage modulation also effect stability was found by Benton H. Calhoun [16]. The Fig.1 demonstrates the classic six-transistor cell formation used for CMOS static random-access memories (SRAM). The cell comprises two cross-coupled CMOS inverters that are used to accumulate one bit of information, and two N-type transistors(M2.M5), known access transistor are connected to the word line (WL) to perform access read and write operation thought the bit lines (BL and BLB). The stability of SRAM reduces with reduction in transistor size, so this paper analyse the effect of transistor scaling, Supply voltage and temperature (PVT) on stability. Not only that but this paper includes the effect of transistor scaling and word line voltage on SRAM stability during standby/hold mode and read mode. This paper uses a 32nm PTM file. So the stability can improve without increasing the power consumption and cell area. |
| 剩下的纸被组织为遵循第二部分简要讨论关于工作和6 t SRAM的失效机理,而第三部分提出一个细节细胞稳定性和参数影响稳定性在第四节详细讨论。最后第五部分得出结论。 |
 |
6 t SRAM工作和破坏机理 |
| 答:6 t SRAM工作 |
| SRAM细胞处于备用的三种基本模式,阅读和写作模式[8]。在待机模式SRAM单元可以无限期保存的数据只要是动力。所以在待机模式字线接地。以读模式bit-lines通常预先到高水平(VDD),然后选择字线(脉冲高度)。的细胞存储逻辑“0”(即。,a low voltage), the bit-line is discharged via the access transistor and pull-down transistor, so that a differential voltage develops between the bit-lines [9]. This differential voltage should be large enough for a sense amplifier to detect the state of the cell. The differential voltage must not be too large, however; otherwise the cross-coupled inverters could flip their state. (The read operation should be non-destructive). Boundary condition on M1 and M2 sizing to avoid read upset is achieved by equating discharging Current through M1 and M2 as given in equation 1[10].The cell ratio, which is the ratio of the strength(drive current) of the pull-down transistor to that of the access transistor, should be sufficiently large to ensure that such a read disturbance does not occur. |
 |
| 这简化了 |
 |
| 在CR叫做细胞比率或β比率定义为, |
| 细胞比率(CR) = (W1 / L1) / (W2 / L2) |
| 写操作,bit-lines补充驱动电压水平通过编写驱动程序,然后选择字线。的细胞位线电压的逻辑“0”(即。,a low voltage), the internal storage node is discharged through the access transistor [6]. The cross-coupled inverters raise the voltage on the opposite storage node and latch the cell. The discharging strength of the access transistor must overcome the restoring strength of the pull-up transistor. The pull up ratio, which is the ratio of the strength of the pass-gate transistor to that of the pull-up transistor should be sufficiently large to ensure that write failure does not occur. Sizing constraint on PMOS and access transistor to avoid write failure is obtained by equating current passing through M4 and M5 as given below in equation 2 [15]. |
 |
| 公关在哪里叫拉比或α比定义为, |
| 拉比(PR) = (W4 / L4) / (W5 / L5) |
| b .失败机制 |
| 虽然SRAM设计我们应该照顾上述设计标准以及各种SRAM单元参数失败由于读,写访问,不发生[16]。 |
| 读取失败——这发生在阅读SRAM单元的内容。假设节点问图1中存储一个“0”,提单是放电通过M2与M1。如果下拉电阻晶体管M1是高于访问晶体管M2,研制了一种电压纹波矢量量化由于电阻分压器由M1和M2 [10]。如果VQ超过逆变器的开关阈值由M6 M4,细胞状态翻转而阅读。读取失败可以减少通过增加电压升高的区别在节点存储“0”和跳变点的逆变器与节点相关联的存储“1”[14]。 |
| 写失败——这是一个不成功的写的存储器单元。写故障如果节点存储“1”这个词不能通过访问晶体管中开启时间。写入失败可以减少通过增加字线打开以写模式访问时间增加,这不幸的是让SRAM慢的[11]。 |
| 访问失败,访问故障如果two-bitlines之间的电压差时读出放大器发射仍低于读出放大器的偏置电压。访问故障由于减少的位线放电电流通过通过晶体管和下拉晶体管。显然,更快bitline放电可以通过减少阻力在放电路径通过下拉晶体管更强。然而,这样的进步是更大的细胞区域不适合高密度sram [13]。 |
| 保存失败,保存故障由于高泄漏下拉NMOS晶体管连接到节点的存储“1”。在缩放技术,在较低的电源电压(VDD),由于高拉晶体管的漏,VDD的节点存储“1”减少。如果电压会低于逆变器存储的跳变点“0”细胞保持状态翻转。这个失败是可以避免减少泄漏在待机模式使用high-VT拉晶体管。这种改进的延迟阅读。 |
6 t SRAM稳定 |
| 提高SRAM的性能在纳米缩放技术需要研究SRAM的稳定在所有三种模式的操作。SRAM的稳定性在持有/待机模式可以测量静态噪声容限(核)。第一次计算的方法在本节中,讨论了核材料的后期部分将考虑方法测量读写稳定也称为读写保证金。 |
| 答:静态噪声容限(核) |
| SRAM的静态噪声容限的定义是必要的最低直流噪声电压翻转状态的细胞。图1(一个)显示中噪声源的位置6 t(晶体管)bitcell测量球形结构示意图。调用此方法跟踪广告的错误方法,我们必须改变一次又一次的噪声源的价值,通过检查的电压逆变器翻转状态。第二种方法被称为图形的方法,利用这种方法(两个逆变器的电压传输曲线)绘制一个逆如图1所示(b)和发现的最大大小广场可以适应曲线。广场的一边给核材料的价值或我们可以测量对角线的长度除以根号2。有不同的测试设置绘制曲线,曲线也称为蝴蝶。最好的图解法计算核是由Seevinch [10]。该方法用于计算核材料,在这种技术逆变器的输出是转移到其他轴旋转45°然后发现球形结构的值减去两个曲线形式和最大值和除以根号2。图2 (c)显示了常见的球形结构的图形表示形式。 |
 |
| b .读稳定性。 |
| SRAM的读稳定性可以得到三种方式首先是通过绘制核曲线作为读模式上面讨论。定义的稳定通常是球形结构直流噪声电压的最大值可以容忍的SRAM单元不改变存储。第三个是策划的n曲线,提取N-curve读操作期间,bit-lines夹在VDD字线被激活。接下来,一个从0 V的电压扫描Vsweep VDD应用在“0”内部存储节点Q / QB获得当前我在该节点对应的。第三种方法测量静态存储器的读取稳定细胞在大阵,提单现在在“0”存储节点监控,增加了细胞供应与位线前王的名义供应。名义供应供应和细胞之间的差异导致当前给读稳定性下降。摘要核方法发现细胞阅读稳定(RSNM)。 |
| c写的稳定性。 |
| 已经有五个退出静态方法来衡量写稳定。写操作时,较低的位线电压拉下' 1 '存储节点的字线高,直到举行跳变点的逆变器由PMOS和NMOS达到和一些细胞成功地写[15]。 |
| 我们使用的位线写保证金(BLWM)测量写稳定。这是最大的位线电压能够翻转细胞状态,通过监测提单可以测量当前的“0”存储节点,同时增加了另一位线和字线电压。诱发的其他位线的电压突然下降在当前位线是写保证金,如图3所示。写的稳定性是衡量这个方法是650 mv。 |
 |
| 我们还可以测量写入字线稳定的写保证金(WLWM),它可以被定义为(VDD - VWL)的最大一个字线电压扫描节点。N曲线方法,核材料和测量可写当前的信息战。表1。下面给SRAM的稳定性在袖手旁观,读写模式 |
 |
结果和讨论 |
| 数据保留SRAM的细胞,在待机模式和读访问期间,在先进技术是一个重要的功能约束节点。细胞变得不那么稳定的电源电压较低,增加泄漏电流和变异性增加,造成技术扩展。 |
| 答:数据保留电压(DRV) |
| 数据保留电压(Vdr):分钟高电源电压保持在备用模式下节点数据。有两个节点(q和qb)的SRAM单元用于存储值0或1 [16]。然后降低电源电压直到flip的SRAM存储器单元的细胞或内容保持不变。VDD尺度DRV,内部的电压转移曲线(职业训练局)逆变器降低水平,静态噪声容限(核)的SRAM细胞减少到零。 |
| 如果Q = 1,问' = 0,这是更改的值Q = 0,问“= 1后降低供电电压的值。数据保留电压应小于阈值电压。待机模式的DRV 0.14 v和读模式是0.29 v电压低于这个值在待机/读模式会导致SRAM翻转状态。 |
| b .晶体管上浆的效果。 |
| 我们建立一个度量在读取操作考虑量化球形结构改进晶体管宽度调制定义以下比率: |
| 细胞比率(CR或β)= (WNMOS) / (WACCESS) |
| 拉比(公关或α)= (WPMOS) / (WACCESS) |
| 在WACCESS =β* Wmin, Wmin最低晶体管宽度所允许的技术。把单元格区域合理的价值观,我们限制的α和β值之间的比例最低,1,最高2.5,(即αmax =βmax = 2.5)。 |
| 图4块使用晶体管的球形结构改进宽度调制技术在读取操作和减少在待机模式。核材料减少的值通过增加细胞的比例。减少核材料在待机模式相比,小如增加以读模式。我们需要增加SRAM的稳定,所以我们喜欢去细胞比率在1到3之间。我们已经阅读0.5 CR、1、1.5、2、2.5。我们选择了CR值= 2为更好的结果。图4显示在核细胞比例的影响。当细胞的比率发生变化从1到3 SRAM的稳定性在读模式就翻了一倍。 |
 |
| 引体向上比没有任何重大影响核袖手旁观,读模式。BLWL拉比的影响。BLWM的价值会随着拉比的增加而延长。 |
| c的影响过程变化、电源电压和温度(PVT) |
| 进程扩展导致SRAM一些细胞的核材料降解。理解过程扩展的影响我们使用预测技术模型65海里,45 nm和32 nm。典型的球形结构减少技术扩展和降低电源电压。这意味着,很难形成一个健壮的阵列扩展技术,降低电源电压降低降解[18]。图5(一个)。显示了SRAM的过程变化对稳定性的影响。电源电压降低核材料的价值也下降。因此,至关重要的是保持完整VDD期间读周期和待机模式,以便我们更好的核材料的价值。这意味着一个更好的稳定[12]。下面图5 (b)显示了SRAM VDD稳定性的影响对阅读和待机模式。然而低VDD的价值总是喜欢在待机模式,以降低功耗。这种技术被广泛采用纳米技术泄漏的急剧增加。 From 0.7V to 1.2V the read stability increase 231% and Standby stability increase 135%. |
| 尽管温度可能产生重大影响其他设计参数如访问时间,它有相对较小的球形结构影响分析[17]。核材料在待机模式和阅读模式降低了,由于温度的增加。减少核材料相比很小的减少在RSNM读模式。但稳定的阅读和待机模式之间的温度很重要,我们要去25到50°C。图5 (C)显示温度对稳定性(核)在阅读和待机模式。我们采取了温度25°C对于所有其他读数。随着温度的增加了25到150年稳定在读模式减少了50%而稳定在待机模式减少了16.66%。 |
 |
| d字线电压调制的影响 |
| 字线电压调制是另一种替代方法来增加细胞稳定在低电源兼容推荐细胞水平布局(α≈β≈1)。这种方法是基于减少的最大电压摆幅字线维持细胞访问晶体管weakly-saturated读取操作。图6块核材料和字线电压之间的关系。 |
| 字线电压控制SRAM单元访问状态,允许两种模式:保存和访问操作(读和写)[19]。如图6所示,球形结构可以改善通过减少字线电压读操作期间对VDD(世界线电压不会减少在写模式)。这种技术可以大幅改善核材料的阅读,而无需任何修改的存储器单元阵列设计。 |
 |
| e .阈值电压变化的影响 |
| 在本文中,我们还可以去看SRAM的阈值电压对稳定性的影响在待机和阅读模式。SRAM的稳定性阈值电压的增加而增加。我们有改变阈值电压的值from0.35 0.65和其影响Vth(阈值电压)。我们可以提高稳定性的核材料和RSNM通过增加阈值电压[20]。下表指定核材料的价值和RSNM在不同的阈值电压。 |
 |
结论 |
| 本文的工作和失败机制6 t SRAM设计通过使用CMOS文件32纳米技术进行了研究。本文综述不同的方法找到雷竞技苹果下载SRAM的稳定备用,读和写的6 t SRAM的设计模式。摘要PVT的影响(过程中,电源电压和温度),细胞比率,字线电压和阈值电压稳定在阅读和待机模式分析。本文展示了为什么稳定很重要,因为技术尺度,减少工艺节点的稳定性降低。随着电源电压的增加从0.7 v至1.2 v读稳定增长231%和备用稳定增长135%,但我们不能增加电源电压考虑功耗。当细胞比率变化从1到3存储器中读模式的稳定性会翻倍,但增加了细胞比率超出限制增加了细胞区域。因此本文CR的值是2的阅读。拉比有很少或没有影响阅读和备用稳定但影响写作的稳定性。拉比增加BLWL减少,所以有必要保持尽可能小的比例约1。随着温度的增加了25到150年稳定在读模式减少了50%而稳定在待机模式减少了16.66%。 So to increase stability it is necessary to keep temperature as minimum as possible, probably in between 25 to 50°C.Thershold voltage has impact on both RSNM and SNM equally, they both increases with increase in Vth. So the value of threshold voltage should be as high as possible. We have also seen the impact of word line voltage on SNM. We can reduce the word line voltage slightly to improve the RSNM. All the simulation work was done using Hspice. |
引用 |
|