三维集成电路中基于STDN的电力网络新架构

Mallikarjun.P.Y¹, Dr.Y.S.Kumarswamy²

研究学者，达亚南达萨加尔工程学院。班加罗尔，卡纳塔克邦，印度
M.C.A.达亚南达萨加尔工程学院博士。班加罗尔，卡纳塔克邦，印度

摘要

为了减少3D集成电路的全局互连长度，通过在器件之间提供高垂直互连密度，TSV提供了一个精确的解决方案。TSV有一些设计问题，如红外降、散热、每个封装引脚的电流传递和模具之间的几个电压域。为了解决这些问题，电源网络设计在三维集成电路中起着重要的作用。我们将提出一种新的堆叠tsv和电力分布式网络(STDN)的集成架构。该架构提供了提供更大电流和降低红外降的电源网络、降低温度的热网络和降低电源噪声的去耦电容网络三大功能。除了这些作用，它还有助于克服IO电源引脚数量的限制。该STDN架构可用于单个和多个功率域，以在3D平面图、IR降、电源噪声、温度、面积以及可使用SPICE模拟的北卡罗来纳州微电子中心(MCNC)基准的信号连接总长度方面获得良好的性能。

关键字

3D IC, TSV, STDN, IR drop, PGIO, PDN, SPD, MPD。

介绍

与器件和本地互连相比，二维(2D)片上系统(SOC)设计中的全局互连不像工艺技术的特征尺寸那样不断缩小。因此，全球互联已成为这些先进技术的重要设计，在一个芯片[1]上产生了高速度和功率瓶颈，更多功能。在设备尺寸不进一步缩小的情况下，三维集成电路(IC)芯片已成为通过大规模全球互联获得更好的速度和功率性能的有效途径。TSV在器件模具之间提供了较高的垂直互连密度。但是，在TSV甚至3D IC中，从大量的采用中，如红外降、热耗散、每封装引脚的电流传递和模具之间的各种电压域，这些设计问题都可以通过电网设计来克服。在3DIC中进行网络设计时，由于一些新的考虑，传统的2D设计方法不适合直接用于3DIC:

Ã¯Â Â·电源网络分区:在多个电源域(MPD)应用中，2D电压岛分区不适用于3D模具/层，因为电源网格分区和TSV放置必须同时考虑所有的模具，以便放置电平移位器。

Ã¯Â Â·热耗散:热TSV必须放置在模具/层之间垂直温度梯度最大的位置(3D方法)，而不是模具/层上温度最高的位置(2D方法)，这是因为垂直温度梯度最大的位置与3D中温度最高的位置不同。因此，我们不能使用二维热方法(最高温度)直接将热tsv放置在热点。分布式电源网络(PDN)并不是三维集成电路中降低温度的有效方法。PDN的布置应同时考虑tsv的散热路径，因为二维流无法垂直考虑tsv之间的功耗路径。

Ã¯Â Â·有限数量的电源/接地IO垫:3D IC的重要目标之一是减少芯片面积。由于这种减少，只需要更少的电源/地IO垫(PGIO，重分布层(RDL)中的IO垫或连接到电源/地电压源的最底部模具下的封装中的IO垫)和每个PGIO更多的电流输送。它也可以定义为在2D方法中放置PGIOs而不同时考虑所有模具之间的活动是不够的。

本文主要基于Chen[2]提出的集成电源网络架构Stacked TSV Distributed network [STDN]，并提出了3D IC MPD中的电源划分方法来解决上述设计问题。从这个意义上讲，我们在这项工作中的具体贡献总结如下。

Ã¯Â Â·提出了一种适用于3D IC的扩展2D电压岛，电压体积。三维集成电路在电压体积方面的优点之一是更容易放置电平移位器。

Ã¯Â Â·基于STDN架构，提出了一种算法来证明STDN在MPD中对信号完整性和散热的有效性。

本文的其余部分组织如下。第二部分介绍动机和以往的工作。第三部分介绍了STDN的架构。第4部分展示了新提议建筑的3D楼层规划。第5节描述实验设置。结论在第6节中提出。

2动机及以往工作

尽管多功率域(MPD)[2][3]或三维(3D) IC[1]在集成电路(IC)设计中具有许多优势，但研究工作对3D IC MPD的关注并不多，据我们所知，3D IC MPD的研究还没有发表，相反，2D IC MPD设计的研究已经有一些发表。2D集成电路的MPD技术可应用于设计流程的各个阶段，例如，平面图规划阶段[6,8]，后平面图规划阶段[2][4]，布置阶段[5]，或后布置阶段[3][6][7]。J. Hu等人在楼层规划阶段使用基于模拟退火(SA)的算法在基于核心的2D片上系统(SoC)设计上生成电压岛。之后，Hung et al.[9]将遗传算法(GA)与SA相结合，同时考虑了功耗降低和热分布。Mak和Chen[4]将电压岛的产生表述为整数线性规划(ILP)问题，其目标是降低总功率。Wu等[6][7]提出了一种最小化电压岛数的近似算法。Ching等[3]然后考虑非切片电压岛分区，以方便楼层规划。Chang等人利用动态规划[10]和混合整数线性规划(MILP[2])在考虑电网路由资源、功率降低和速度退化的情况下，在二层平面图中产生电压岛。在上述工作的基础上，证明了MPD是在相同速度约束下降低二维集成电路功耗的一种有效方法。然而，将上述二维集成电路的MPD技术应用于三维集成电路

使水平移位器的位置困难。例如，在图1 (a)中，由于上层缺乏低供电电压，下层缺乏高供电电压，电平移位器无法放置在理想区域。为了解决这一问题，需要一个额外的电源TSV来将低供电电压分配到上层，这将导致额外的面积和不可预测的平面图变化。在图1 (b)中，虽然下层同时有两种不同的供电电压，但我们无法准确估算出将高供电电压传输到理想区域所需要的额外电网路由资源。在本文中，我们将MPD扩展到平面规划阶段的三维集成电路设计流程。与上述方法不同，本文在三维集成电路的MPD中提出了基于milp的算法，该算法考虑了TSV的影响和三维集成电路的特性，在满足时间约束的同时，实现了功耗最小化。将竖直方向的热散量用目标函数来表示，以缓解散热能力较差的层的热积。在Chen[10]博士论文的基础上，尽管对3D IC进行了大量的研究，但只有两篇论文[7][8]讨论了3D IC中的电网设计。[4]中，常规配电网络(PDN)由最上面的两层金属构成。同时，采用固定数量的tsv和固定间距的功率网格。相比之下，[5]提出了一种PDN和平面图的联合合成，在3D集成电路中同时开发PDN和平面图。 In [5], both uniform and non-uniform PDN are constructed. In uniform PDN, there is only one PDN pitch for all tiers. In non-uniform PDN, each tier has its own optimal pitch without taking other tiers into account. The disadvantage of regular power distributed network [4] and uniform power distributed network [5] is that it cannot provide an optimal PDN pitch for a design which consists of active module with small area and inactive module with large area. For small and active module, a small PDN pitch is preferred; however, a large PDN pitch is preferred for large and inactive module. Non-uniform power distributed network proposed in [5] seems to be a better solution. Unfortunately, because pitch sizes among tiers are not considered, only limited number of TSVs can be placed to connect power networks among different tiers. For example, let the pitch of tier-1 be 157um and the pitch of tier-2 be 117um. Because TSV has to be placed at the common pitch location between tiers, the pitch for TSV between tier-1 and tier-2 will be 18369um. Inadequate interconnections (power TSVs) among power distributed network in different tiers will result in (1) more electron-migration issues, (2) more IR drop and (3) less efficiency in thermal dissipation. It is essential to bear in mind that thermal, signal integrity and reliability of 3D IC configurations are equally important. Algorithms looking into these issues have to consider the simultaneous interplay of all stacked tiers. In addition, because of low resistance, large capacitance, high current delivery and good thermal conductivity in the stacked-TSV, a well structure of PDN and stacked-TSV is a good candidate to solve the above design issues in 3D IC. Hence, to tackle the above issues, a novel integrated architecture of stacked-TSV and its corresponding power distributed network (STDN- Stacked TSV Distributed Network) [10] are applied. The STDN serves multiple roles to minimize IR drop, temperature and power noise. As well, it helps power delivery efficiency. Furthermore, a MILPbased construction of voltage volume is proposed to create MPD in 3D IC to reduce power and to meet timing constraint at the same time.

3堆叠tsv和分布式网络的新架构

本节主要介绍STDN (stack - tsv分布式网络)[10]的基本特点，并将其与其他工作[5][10]进行比较。STDN体系结构的描述借鉴于陈[10]的博士论文。堆叠- tsv的结构如图2所示，如图2所示为堆叠- tsv的轮廓图。堆叠tsv的基本特征描述如下。

Ã¯Â Â·TSV穿过硅，停在金属-1 (M1)上。M1采用堆叠通孔阵列连接顶部金属。

Ã¯Â‑Â·tier-1直接通过RDL连接到package使用倒装芯片的方法。第1层和第2层通过碰撞层背靠背连接，碰撞层也连接第1层的TSV和第2层的TSV。

Ã¯Â Â·第2层到第3层由金属间化合物背对背连接，该化合物将第2层的顶部金属与第3层的TSV连接起来。除了tier-(n-1)到tier- top - tier外，tier-3到tier-4、tier-4到tier-5等等之间也建立了相同的互连。4.层-(n-1)与顶层由金属间化合物面对面连接，该化合物将层-(n-1)的顶层金属与顶层的顶层金属连接起来。这种结构允许顶层不需要TSV流程。5.所有PG源通过RDL连接到一级PG节点，上层PG节点通过一级tsv连接到PG源。6.堆叠- tsv有两种尺寸-直径6um和8um。7. Taking 3 tiers as an example. To serve as power TSVs and thermal TSVs, the stacked- TSVs could be connected in two ways: (1) tier-1 to tier-2; (2) tier-1 to tier-2 to tier-3. To serve as DECAP (decoupling capacitor) TSVs, the stacked-TSVs could be connected in three ways: (1) tier- 1 to tier-2; (2) tier-1 to tier-2 to tier-3; (3) tier-2 to tier-3.

接下来，将STDN的基本特征描述如下:

Ã¯Â Â·电力网络由最上面两层金属构成。

Ã¯Â Â·能量和地面之间的空间是所有层的1层间距的一半。

Ã¯Â Â·tier-1: tier-2: tier-3: tier-4的pitch ratio为1:2:4:4。这是电力网络的一个关键特性。有了这个特性，可以很容易地插入连接不同层电力网络的堆叠tsv。实际间距大小由模块活动、红外降、散热、平面规划等因素决定。

Ã¯Â Â·堆叠- tsv可选地放置在横截面上。

Ã¯Â Â·STDN在电力网络中使用两种金属宽度- 8um和10um。从技术上讲，PG网对堆叠- tsv有1um的围合空间。

Ã¯Â Â·为了制造产量，一个设计中所有堆叠- tsv的大小是相同的。

图3给出了一个四层STDN的例子。红色平面线为动力网，蓝色平面线为接地网。红色竖条是连接到电源网格的tsv，蓝色竖条是连接到接地网格的tsv。

A.与其他分布式电网的比较

首先，将叠层TSV结构与其他TSV结构进行了比较。在[11]中，最底层直接将tsv连接到焊锡凸点，最顶层使用顶级金属连接下层的顶级金属。这种方法的缺点是由于焊料凸点的间距大于TSV，所以最底层的面积比其他层要大。在这种方法中，堆叠tsv使用RDL(倒装芯片)连接最底层。由于RDL的间距小于焊料凸点的间距，因此在最底层的面积较小。[4]的顶层连接方式与[11]相同。但是，由于TSV使用铜，RDL使用铝，[4]的散热比[11]更有效。[4]中最底层连接与[11]相同。然而，它需要tsv在最顶级，而[10]和[11]不需要。其次，我们将STDN中的PDN结构与其他电力分布式网络进行了比较。 In [5], both uniform and non-uniform PDN are constructed. In uniform PDN, there is only one PDN pitch for all tiers. The disadvantage of this method is that it cannot provide an optimal PDN pitch for a design which consists of active module with small area and inactive module with large area. For small and active module, a small PDN pitch is preferred; however, a large PDN pitch is preferred for large and inactive module. As to the STDN, the pitch of lower tier is smaller than the pitch of upper tier. The most active module will be placed at bottom-most tier which is near thermal sink and power sources. On the other hand, in non-uniform PDN, each tier has its own optimal pitch without taking other tiers into account. The disadvantage of this method is that the number of TSVs is unpredictable because TSV has to be placed at the common pitch location between tiers. For example, if the pitch of tier-1 is 157um and the pitch of tier-2 is 117um, the pitch for TSV between tier-1 and tier-2 will be 18369um. If length of chip is smaller than 18369um then there is no TSV between tiers. As regards STDN, it applies regular proportional pitches (i.e., 1:2:4:4) among tiers. The lower tier has more number of power strips in STDN to place active blocks because both power sources and heat spreaders are placed under bottom-most tier. In [4], the structure of PDN and the number of TSVs are predefined. Not only the metal width of PDN is predefined but also the metal pitch of PDN. The disadvantage of this method is that uneven module activities are not taken into account. In STDN, both the metal width and the size of stacked-TSVs are predefined; however, the PDN pitch in STDN is optimized based on module activity, IR drop and thermal dissipation requirements during floor planning.

综上所述，STDN架构[10]的主要优势有:

Ã¯Â‑Â·基于常规PDN网格和层间给定常数的间距比，PG网格间距很好地控制了堆叠- tsv结构中的tsv数量和PDN长度。此外，所有堆叠的tsv都具有相同的大小并对齐。该方法有利于加工过程的变异控制。

Ã¯Â Â·STDN统一共享所有当前下发。这有助于缓解PGIOs数量的限制，减少电子迁移的影响。

Ã¯Â Â·[6]中的一个关键观察显示，根据PDN网格间距，每层PGIOs的数量和tsv的数量同时增加(减少)，从而最大限度地提高了功率噪声的降低性能。STDN架构满足这一要求。

Ã¯Â Â·由于STDN中间距控制良好，热丝能够向最近的堆叠tsv进行热横向传导，有效散热。

Ã¯Â Â·由于STDN在电力网络和热网中具有双重作用，对STDN的细化同时降低了IR降和温度。

Iv .新提议建筑的三维楼层规划

为了证明多功率域(MPD)技术在3D集成电路中的有效性，我们开发了一种算法，该算法将平面图、STDN(堆叠- tsv分布式网络)[10]和电压体积协同合成。对于本文提出的算法，我们的目标是最小化红外降，最小化温度，降低功耗，同时满足性能约束。输出结果包括楼层规划结果(包括STDN的模块布置和搭建)以及在给定层间距比下的PDN (power distributed network)实际间距大小。

A.问题提法

为了更清晰地描述问题的表述，将多功率域(MPD)问题与单功率域(SPD)问题分离开来，即使这两个问题是用同一种算法进行融合求解。

•单功率域问题定义如下:

给定每个模块的当前消耗集、块级模块连接的净列表、每个模块的几何信息(模块的长度、宽度、引脚位置等)以及3D平面图的层数。我们的目标是对这些模块进行平面规划，并通过STDN构建电力分布式网络，使红外降、温度、面积、线长和信号tsv数量最小化。

•多功率域问题定义如下:

给定每个模块的一组电流消耗，块级模块连接的净列表，每个模块的几何信息，3D平面图的层数，定时约束和使用的电压数。我们的目标是对这些模块进行平面规划，通过STDN构建电力分布式网络，并为模块分配电压，使红外降、温度、面积、线长、信号tsv数量、电平移频器数量、总功耗最小化并满足时序约束。

B.电压体积

3D IC中电压体积的概念类似于2D IC中的电压岛，顾名思义，是将施加相同电压的模块置于各层之间的同一平面(2D)位置，将STDN[10]进行分区以切割功率网格，相应的stacked - tsv可以连接到相同的电压。图4展示了STDN多功率域带电压体积的三维平面图示例。相同颜色的模块被分配到相同的电压。

相同颜色的线是相同电压下的PDN。在STDN架构中，模块的接地引脚连接到公共接地STDN。因此，我们只需要将STDN划分为不同的电源电压。例如，在图4中，分层提供两种电源电压和一种接地电压。它产生两个电压体积。为了避免在标准电池中产生较大的泄漏，当信号从低电压传播到高电压时，需要电平移位器。电压体积的关键优点之一是电平移位器很容易放置在任何层。因为每一层都根据使用的电压数量划分为电压体积，所以每一层都有其所需的所有电压等级。电平转换器的两个电源电压可以连接在电平转换器所在的同一层。如果没有电压体积的概念，如图1所示很难放置电平移位器。 An example shown in Fig. 5. Illustrates how voltage volume benefits the placement of level shifters. With the concept of voltage volume, all required voltages are promised to exist near the ideal region of level shifter. In this way, the extra routing resource of power network required for transmitting supply voltage to ideal region is under control.

C.红外滴建模

STDN[10]基于分布式网络几何结构构建电阻和电容，同时将每个模块的电源引脚作为电流源。本文以王[5]硕士论文为基础，采用直流红外降分析和瞬态红外降分析两种方法对电路进行分析。在直流红外降分析中，采用了堆叠TSV电阻、STDN中PDN电阻和恒流电阻。对于功率噪声分析(瞬时IR降)，STDN考虑了电阻、电容和瞬态电流刺激。除了电阻、电容器和电流源外，理想的电压源从IO衬垫通过最底层作为电源。在IR滴建模中，并不是所有的仿真(包括我们的和[5]仿真)都考虑到RDL和包装。也就是说，理想的电压源直接连接到最底层倒装芯片的钝化口。对于功率噪声分析(瞬态IR降)，暂态电流刺激波形近似为三角形波形，以模拟信号电压跃迁过程中的电流跃迁。瞬态电流波形的总电荷等于直流(恒)电流波形的总电荷。这个关系式如式所示。 (1).

式中，I (t)为瞬时电流刺激，I常数为恒电流，t为模拟时间。在完成三维平面图和STDN构建后，生成SPICE模拟运行甲板和SPICE网络列表。然后调用HSPICE模拟器[7]模拟运行甲板，输出红外落差测量数据。

D.热模拟

STDN[11]通过热电类比构建了等效热电路。根据热网络的稳态方程，在空间相邻节点之间连接热电阻。此外，热电流源映射到电源。假设各模块功耗分布均匀，通过计算各热网与模块的重叠面积来计算各热网功耗。例如，mi和mj模块的总功耗分别为pi, pj。如果它们中的每一个都有一半面积在热网格TGk内，则在热网格TGk中的功耗为

．通过求解等效热网络方程，计算了该等效热回路各节点的电压。这些电压产生了这些节点的温度。所述电路的接地节点对应于恒温节点;这是典型的环境温度。在STDN的热建模中，采用基于网格的方法进行热模拟和分析。热网横向采用20 × 20网格。基于上述方法，所有热电阻、环境温度电压源、功耗电流源都生成到SPICE运行甲板和网络列表中。与红外落差模拟一样，应用HSPICE模拟器进行模拟并输出温度测量数据。

E.基于模拟退火的平面规划算法

为了同时权衡三维平面图中的多个设计因素，我们的算法采用了非确定性算法——模拟退火(SA)，如图6所示。

此外，我们的算法采用了三维b树结构作为平面图表示[5]。首先，将3D平面图中的层数、模块信息(功耗、净列表、宽度、长度、引脚等)、堆叠- tsv的大小、STDN中PDN的宽度、PDN间距范围、IR drop和EM限制输入flow。此外，如果在多个功率域(MPD)中构建3Dfloor平面，则MPD中应用的时间约束和电压数量也会被输入到流中。其次，随机生成所选基准的数百个3D平面图，并据此构造相应的STDN结构。根据我们的成本函数，从这数百个随机的平面图中找到具有相应最低成本的最佳平面图作为初始解。在单功率域(SPD)中，成本函数中的成本因素包括最大红外降、最大温度、最大温度梯度、最大面积变化、占地面积、STDN中堆叠tsv个数、信号tsv个数、信号总线长、STDN总线长和空白。空白区域定义为模块在核心区中不使用的区域(它可能用于STDN中的电源条和模块外部的堆叠- tsv)。在多功率域(MPD)中，除了单功率域定义的成本因素外，成本函数中的成本因素还包括电平变位器的数量、电平变位器的面积以及功率和延迟的乘积。第三，采用非确定性算法模拟退火(SA)作为算法的主体，寻找最小代价解。第四，创建当前平面图和STDN的扰动。 The perturbation consists of inter-tier movement, inter tier swapping, intra-tier movement, intra-tier swapping, intra-tier rotation and pitch refinement. Fifth, if 3D floor plan is MPD, voltage volume (i.e., voltage domain partition) is constructed. Then Integer Linear Programming (ILP) is applied for voltage assignment [8]. Sixth, the SPICE run decks and net-lists (both DC and transient) are constructed according to 3D floor plan and STDN structure for IR-drop and thermal simulations. Seventh, SA selection method is used with HSPICE simulation results. Finally, when the simulated annealing process terminates, transient power noise (transient IR drop analysis taking both resistance and capacitance into account) is analysed for the generated floor plan and STDN. If transient power noise of node is larger than a predefined threshold (10% VDD in our algorithm), the stacked- TSVs, serving as decoupling capacitors, are added in STDN around nodes which violates power noise threshold.

V实验设置

从MCNC基准中选择的四个基准示例(AMI33, XEROX, APTE和AMI49)用于我们的3D平面图实验的新架构。每个基准的层数从1到4不等。在实验中应用了90nm工艺中带有铜TSV和金属层的CMOS BULK工艺。对于单功率域的三维平面，采用1V典型电压。对于多功率域的3D平面布局，应用了三个电压(0.8V, 1.0V, 1.2V)。当层数为1时，采用2倍STDN节距的倒装芯片连接电源垫。换句话说，倒装芯片间距为100um, STDN间距为50um。如果最大IR降和对地反弹大于VDD的15%，则模块到STDN的电源引脚金属宽度重新定义为10um(模块电源引脚默认为1um)。实验中使用的关键参数总结如表1所示，其中ρR为电阻率，ρC为单位面积电容。表2显示了使用各种基准的算法的性能。

六。结论

开发了一种新的集成架构，STDN(堆叠TSV分布式网络)，以创建三维平面图及其分布式网络，同时进行电力输送和散热。该方法在解决红外降噪、温度、电源噪声和平面质量等方面具有较好的效果。进一步证明了电压体积是三维平面多功率域划分的有效方法。

参考文献

陈伟，Bottoms, W. R.， Pressel, K.，和Wolf, J.，“装配与封装的下一步:封装中的系统级集成(SiP)”，技术研究，2008。
陈海涛，“集成电路设计中ECO电池、热传感器及电源网络的新架构”博士论文，国立清华大学，新竹，台湾，2010年7月。
Umemoto, M.， Tanida, K.， Nemoto, Y.， Hoshino, M.， Kojima, K.， Shirai, Y.和Takahashi, K.，“高密度3D芯片堆叠封装的高性能垂直互连”，Proc.电子元件与技术会议ECTC，第616-623页，2004。
Sapatnekar, S，“解决3D电路中的热和功率传输瓶颈”，在设计自动化会议，2009年。ASP-DAC 2009。《亚洲与南太平洋》，第423-428页，2009年1月。
Su, H.， Sapatnekar, S.，和Nassif, S.，“标准电池布局设计的最佳去耦电容器尺寸和位置”，集成电路和系统的计算机辅助设计，IEEE学报，第22卷，no. 1。4，第428 - 436页，2003年4月。
Lee, Y. J.， Kim, Y. J.， Huang, G.， Bakir, M.， Joshi, Y.， Fedorov, A.，和Lim, S. K.，“三维集成电路信号、电源和热分配网络的协同设计”，欧洲自动化测试会议展览，2009。DATE ' 09, pp. 610-615, 2009年4月。
Falkenstern, P.， Xie, Y.， Chang, Y. W.， and Wang, Y.，“三维集成电路(3D IC)平面规划与电源/接地网络协同综合”，设计自动化会议(ASP-DAC)， 2010年第15届亚洲和南太平洋，pp. 169-174, 2010年1月。
黄，G.， Bakir, M.， Naeemi, A.， Chen, A. H.和Meindl, J.，“三维芯片堆栈的功率传输:物理建模和设计含义”，电子封装的电气性能，2007 IEEE，第205 -208页，2007年10月。
HSPICE模拟与分析用户指南，V-2004.03。Synopsys对此,2004。
Lee, W. P.， Liu, H. Y.，和Chang, Y. W.，“考虑电网规划的后地板规划电压岛产生的ILP算法”，计算机辅助设计，2007。ICCAD 2007。IEEE/ACM国际会议，第650-655页，2007年11月。
Guillou, Y.，“无线产品的3D集成:工业视角”，2009年6月。(在线)。可用:http://www.imicronews。com/analysis/3D-Integration-wireless-products-industrial-角度来看,3272. html
Koyanagi, M.， Fukushima, T.，和Tanaka, T.，“三维集成技术和集成系统”，在设计自动化会议，2009。ASP-DAC 2009。亚洲和南帕西群岛，第409-415页，2009年1月。
王廷昌，“基于红外衰减与热耗散的三维平面规划”，硕士论文，国立清华大学，台湾，2010年7月。