Reed Solomon编码器的研究

Amandeep辛格¹， Mandeep Kaur²

印度帕蒂拉旁遮普大学电子与通信系科技硕士
印度帕蒂拉旁遮普大学电子与通信系助理教授

有关文章载于Pubmed，谷歌学者

更多相关文章请访问国际计算机与通信工程创新研究杂志

摘要

里德所罗门码是非常有效的，可以与忍受各种信道损害的影响，如
噪声、干扰和褪色。简单的LFSR编码器结构复杂。它的复杂性可以通过
降低GF(2m)场乘法器的复杂性。本文研究了不同的降低复杂度的方法。

关键字

里德所罗门，伽罗瓦场，发生器多项式，LFSR。

介绍

数字通信不受错误的影响，但由于位的变化仍然存在一些错误。为了克服这些误差，纠错码在数字通信中得到了广泛的应用。前向纠错是数字通信系统的重要组成部分之一。RS编码还可以纠正意外错误。RS编码是欧文·s·里德和古斯塔夫·所罗门于1960年在麻省理工学院林肯实验室发现的。RS码基于有限域和伽罗瓦域的算法。数字音频磁盘或光盘使用里德所罗门码进行错误检测和错误隐藏。

RS编码基于对伽罗瓦场(GF(2m))的加法运算和乘法运算。到目前为止，已经开发了许多低复杂度的有限场乘法器，如并行基乘法器[1]。然而，RS编码器仍然需要使用大量的有限域乘法器和加法器，这导致了系统的复杂性。对于GF(2m)场，实现加法运算需要m个异或门，而乘法运算则需要m2个与门和m2-1个异或门

编码简介

Reed Solomon码是分组码，用RS(n,k)表示。其中n是输出代码的大小，k是数据符号的数量。N-k = 2t是奇偶校验符号的个数。

数据块长度:n

消息符号个数:k

奇偶校验符号个数:n-k=2t

输入处的每个符号由m位组成，由关系式给出:

N = 2m - 1 (1)

该消息被分为k个长度为m位的符号，并在m位的k个符号中添加2t个奇偶校验符号，从而得到RS码的n个符号。信息符号表示为从k-1到0的x幂多项式，大多数显著性符号具有更高的幂。Reed Solomon代码使用生成器多项式构造，该多项式由方程给出:

生成的代码将被生成器多项式完全整除。信息符号首先与Xn-k相乘，Xn-k将附加n-k个零到符号上，然后除以生成器多项式。其余的将被保留并添加到信息符号中。因此RS代码为:

所有的算术计算都是在伽罗瓦场上进行的。所有符号都属于Galois Field GF(2m)。

芦苇所罗门编码器

RS编码器应能进行除、移运算。图2显示了簧片所罗门编码器的框图，它由标记为b0到b2t-1的移位寄存器组成。它们也被称为奇偶移位寄存器。反馈数据符号被馈送到标记为g0到g2t-1的有限场乘法器是生成器多项式的系数。Reed Solomon编码器的工作原理如下:

1.在初始阶段，每个奇偶校验寄存器将包含一个值0。

2.消息被分成m位字。每个词与x的幂递增相关联，形成消息多项式m(x)。

3.在第一个k时钟脉冲期间，开关1和2位于位置b。输出将是消息符号。在这些时钟加期间，LFSR将计算余数。

4.当消息符号完成后，交换机位置为A。

5.所有奇偶校验值一次移出寄存器一个。

本节定义的编码器是一个基本的LFSR RS编码器。在过去的几年里，已经取得了许多进展，其中一些进展讨论如下:

A. Sureridra K. Jairi等人在1996年提出了一种基于标准基的高效Reed Solomon编码器。硬件复杂度与Berelekamp编码器[4]相同，但它比它有优势:(a)关键路径对reed Solomon码的顺序具有独立性，(b)它可以在不需要任何基转换的情况下进行编码

B. 2004年，J. jittawutipoka和J. nagramnil提出了一种低复杂度实现RS编码器的新方法。RS编码器仅由15个乘法器构成。所使用的乘法器是局部优化的，但也减少了冗余操作。他们用124个异或门[2]实现了它，这比直接和局部优化的乘法器要少得多。

C. 2005年，G.C. Cardarilli等人。提出了一种自检簧片所罗门编码器。利用SEU故障模型分析了系统的自检特性。编码器在基于SRAM的FPGA上实现。[6]

D. 2012年，Xiaojun Wu等引入了RS编码器的结构，改进了Galois场乘法器算法，节省了异或门的数量。他们提出了一种设计，在这种设计中，他们进一步减少了伽罗瓦场乘法器中使用的异或门，并提出了新的算法[7]。他们将他们的优化方法与[2]中给出的方法进行了比较

结论

里德所罗门码是一种有效的非二进制纠错码。编码器采用线性反馈移位寄存器(LFSR)实现。用不可约发生器多项式来生成代码。RS码在有噪声环境下需要可靠、高效的数据传输的领域中有着广泛的应用。本文简要介绍了芦苇所罗门编码器。采用不同的方法，通过减少有限域计算和乘法器来降低编码器的复杂性。

参考文献

Christof Paar，“基于复合场的低复杂度并行有限场乘法器的新架构”，IEEE计算机学报，1996年7月。(杂志)
J. Jittawutipoka, J. Ngarmnil，“基于全局优化有限场乘法器的低复杂度Reed Solomon编码器”，IEEE第十届会议，第4卷，pp 423-426, 2004年11月。(会议)
Gabriel Marchesan Almeida, Luis Vitório Cargnini, Daniel Gomes Mesquita，“空间应用中FPGA区域优化的Reed-Solomon算法”，自适应硬件和系统会议，pp。243-249 2007年8月。(会议)。
Hsu, I. S. Reed, Irving S.， Truong, t.k.， Ke wang, Chiunn-Shyong Yeh, Deutsch, L.J，“使用Berlekamp的位串行乘法器的Reed Solomon编码器的VLSI实现”，IEEE计算机学报，Vol. c-33, pp. 906-913, 1984年10月。(杂志)
Surendra K. Jain, Keshab K. Parhi，“高效标准基Reed-Solomon编码器”，IEEE国际会议，vol.6, pp. 3287-3290, 1996年5月。(会议)
G.C. Cardarilli, S. Pontarilli, M. Re, A. Salsano，“自我检查Reed Solomon编码器:设计与分析”。超大规模集成电路(VLSI)系统的缺陷容限，IEEE国际研讨会，第111-119页，2005年10月。(会议)
吴晓军，沈向辉，曾志斌，“一种改进的RS编码算法”，IEEE ccnet国际会议，pp. 1648-1652, 2012年4月。(会议)