互阻抗放大器(TIA)设计为130纳米技术的高速光通信

Adarsh Kumar Sahu¹一些古普塔²

M。科技学者,ECE、印度斋浦尔Suresh GyanVihar大学
助理教授,ECE、印度斋浦尔Suresh GyanVihar大学

文摘

对高速数据吞吐量的需求和高互联密度在高端计算机系统由于最近的爆炸式增长的数据流量在互联网上迅速增长。关于新一代高端计算机系统,数据传输速度超过20 Gb / s被认为。然而,CMOS跨阻抗放大器技术可用于光纤需要高数据率传输的应用程序将受益于使用高速模拟前端组件为提高带宽和群延迟的互阻抗130纳米技术。本文的一个简单方法是提高TIA的带宽架构改善群延迟变异和功耗使用多级bandwidth-enhancement电路技术在130纳米CMOS技术。TIA架构的不同的改进如RGC RTRN网络嵌套反馈,详细研究和模拟改进TIA的频率响应。

关键字

带宽增强率(bw),积极反馈,带宽扩展,互补金属氧化物半导体(CMOS)集成电路,调节共源共栅(RGC),跨阻抗放大器(TIA)。

介绍

快速增加的大数据容量的要求推动光通信系统的数据速率从40 Gb / s。光电子集成电路(集成)以如此高的操作速度,设计了低成本、低功耗和高集成级别成为一个真正的挑战[1]。考虑上述要求,cmos技术可能是最好的候选人,而宽带操作的能力可以严重受限于固有的MOS晶体管功放。一种简单的方法来提高电路的带宽是分流峰值,它引入了一个电感产生共鸣的固有参数,给出了带宽增强率(bw)的1.85级联同源性疾病阶段。这个系统的发展更快的沟通渠道是出于互联网的扩散,高速微处理器,和廉价的记忆最近改善跨阻抗放大器的特点。此外,光纤通信也得到了巨大的吸引力,因为它的优势电子通信,如传输容量、低功耗、高安全性和低成本较低的相声由于低电-磁干扰(2、3、4)。

互阻抗放大器的电路描述新设计130纳米技术

基于目前文学的新跨阻抗放大器提出的集中onreducing下一代渠道的数量40 Gb / s光传输的光在这种情况下,单一通道40 Gb / s TIA在CMOS技术提出了这项工作。主要提出了工作的主要挑战是增加的带宽远远高于现有的TIA架构传输干扰降到最低在130纳米技术(5、6)。此外,高跨阻抗增加,低输入参考噪声和小群时延变化部分的设计目标。自TIA的总集成噪声交易与带宽,TIA带宽通常设计为0.7倍比特率保持综合噪声尽可能温和。带宽之间的权衡和群延迟变异使其极具挑战性设计TIA在数据率高达40 Gb / s。

受监管的共源共栅阶段网络共源共栅广泛用于宽带TIA设计高速光通信。在提出设计一个RGC网络之间插入差分放大器的输入和光电二极管来实现宽带响应。RGC本质上是一个常见的门放大器与当地反馈。在建议的体系结构描述2所示,晶体管M2与电阻器R2形式当地RGC放大器的反馈。

这里是本地反馈作为共源放大器中得到一小部分输入信号并创建一个电压在M1的城门。这个信号在M1的输出放大。此外,它增加了有效的跨导常见门结构,减少了输入电阻(7 8 9)。减少输入电阻隔离输入杆与大的寄生电容,Cpd带宽的决心。因此,TIA的主导极点位于放大器,而不是在输入节点。增加带宽,并联电感LD1峰值和峰值电感LS1系列也纳入RGC结构。这些电感选择类似描述的技术峰值电感的微分放大器。

使用小信号等效电路图分析方法[3]。应用定义电容后,门源电容MOSFET的栅MOSFET的源电容2表示C1和门排水MOSFET 2表示为C2的电容,和门排水MOSFET 1是表示的电容C3。

从equation12,我们可以说如果我们做适当的调整电感L1和L2然后让波兰人在通带我们可以能够最大化的带宽。有知道增益带宽积是恒定的,因此我们可以把反馈电阻器Rfb1 Rfb2我们减少增益和工作频率最大化。最大频率也依赖MOSFET制造工艺技术。害怕的一个¯½¯一个害怕一个½¯害怕害怕一个½¯½MOSFET的技术依赖。在这个设计中,这些都是使用两个负面反馈可以提高带宽。操作带宽也依赖光敏二极管电容就可以谐振电容。电路的增益¯的依赖他们的害怕一个½¯½¯一个害怕害怕一个½¯MOSFET的½依赖于MOSFET的大小。如果MOSFET的大小增加,那么它越来越沉重的MOSFET的输入栅极电容。这个设计是优化MOSFET的大小,电感大小、光敏二极管电容、电阻的反馈。

测量结果与改善跨阻抗放大器的带宽特性

模拟环境

拟议的TIA在130 nm设计CMOS技术为1.2 V电源电压。射频NMOS和PMOS晶体管用于高频操作。光电探测器电容模拟使用60 fF MIM电容器,和螺旋电感峰值电感。整个系统的特点是在幽灵/香料的环境。

互阻抗获得响应

互阻抗获得响应的幽灵/香料模拟显示图7中的互阻抗获得响应是研究在三个不同的场景——当没有补偿,补偿与退化电容和反馈网络与退化和补偿电容、电感反馈网络,达到顶峰。

以下图7显示了增益变化对频率。在这个我们使用反馈电阻较大的值。在这个图中,我们都在不同的收获。第一点显示增益从直流到100 mhz 66.56 dB。由于磁极位置我们能够实现高带宽。

第二点在3.63 ghz显示增益下降64.32 db是由于杆的影响但也取消这杆为零所以第三点在6.31 ghz显示了过度和增益为66.03 db。来点显示3-dB 7.5 ghz的截止频率。上述讨论的结果是使用大值的反馈电阻或者我们可以说没有反馈电阻电路。如果是使用价值低电阻就可以发现大的带宽和较少的利益。

从下面图8是见过的,如果我们使用小反馈电阻器然后增益显著减少和3 db带宽略有增加。所以我们可以用可变电阻,所以我们可以根据需求管理增益和带宽的应用程序。

上面的图显示,然后输入应用方波脉冲输出扭曲,因为高速输入褪色成电路和输出也不定居,但下一个输入脉冲应用我们可以看到扭曲的波。下面的图显示明确的输出解决

下面图中显示如果我们应用频率非常高的输出不解决我们可以显示接近正弦波。如果是应用非常高频率的输出是完全扭曲,无法检测输出。

为可变增益和带宽要求,它可以使用MOSFET作为可变电阻器。等许多非理想进入图片有限电感品质因数,理想的光电二极体的行为,和理想性能的MOSFET等。由于非理想行为所面临的问题,如谐波、低相位噪声、高漏电流等。

提出了TIA的性能问题

设计TIA的CMOS技术使用在130纳米技术的提供高数据的速度在光通信40 gb / s。这些数据速率可以实现通过提高跨阻抗放大器的带宽和群时延的前提下剩余的参数如增益,品质因数、功耗等。这些TIA架构实现最高最低带宽和群延迟变异在TIA架构。输入参考噪声提出了TIA的之间所有的架构。功耗是第二个最低也提供了一个良好的品质因数。

结论

这项工作目标设计新的跨阻抗放大器使用130纳米CMOS技术。这项工作提供了一个概述现有的互阻抗放大器在CMOS技术,以提高TIA架构的带宽,这样就可以将操作在40 Gb / s数据率10 Gb / s数据速率。也是权衡利益,带宽,噪音,和群延迟变化引入严重阻碍TIA的达到最优性能。

等不同的TIA架构改善RGC RTRN网络,详细研究了嵌套反馈等改善TIA的频率响应。拟议的TIA是基于微分架构RGC网络作为输入,并将反馈网络和带宽增强峰值电感。电容变性还介绍了为更好的阶段性能增加0。整个系统分析了互阻抗获得响应和噪声性能。从仿真结果,建议的体系结构显示了性能优良的带宽和群延迟变化具有良好的互阻抗增加,输入参考噪声,和权力

引用

MichielSteyaert马克•英格尔斯“光通信集成CMOS电路”,施普林格,2004年。
Tavernier,菲利普,Steyaert,米歇尔•高速光学接收器与纳米级CMOS集成光电二极管”,施普林格,2011年。
MarufNewaz艾哈迈德,“互阻抗放大器(TIA)设计为400 Gb / s光纤通信”论文,弗吉尼亚理工学院和州立大学02年5月,2013布莱克斯堡,弗吉尼亚州。
BehzadRazavi,“光学通信集成电路设计”,第二版,施普林格,2012年
j·金和j·f·Buckwalter“40 gb / s 45纳米SOI CMOS光收发机前端”,IEEE杂志固态电路,47卷,没有。2012年3月3页1 - 4。
周t, s . h . Huang z h .香港z和w·陈“40 gbps光接收机在65纳米CMOS模拟前端”,电路与系统(ISCAS)、国际研讨会pp. - 1736 - 1739, 2012年5月。
z, k . s .杨Lim和m . w . m . a .做“设计CMOS宽带跨阻抗放大器的积极反馈”,IEEE VLSI系统,18卷,没有。3,pp. - 1964 - 1972, 2010年3月。
周et al。”一个40 Gbps光接收机在65纳米CMOS模拟前端”,电路与系统(ISCAS)、国际研讨会pp. - 1736 - 1739, 2012年5月。
j·金和j . f . Buckwalter”较低的带宽增强群延迟变异40 gb / s互阻抗放大器”,IEEE电路和系统:普通文件,57卷,没有。2010年8月8日pp. - 1964 - 1972,。
W.Z. Chen, s·h·黄陈怡如Chang和Y.T.黄,“10 gbps CMOS单芯片光接收机与二维网状空间调制光探测器,“IEEE j .固态电路,页。1158 - 1169年46卷,没有。2011年5月5日。