两个模式测试数据集过渡路径延迟故障测试iscas - 85 C432

T。毗瑟挐Murty¹G。Seetha Mahalakshmi²

M。科技,Asst.教授,电子与通讯工程部门,Pragati工程学院,Surampalem,美联社,印度
M。理工大学的学生,电子与通讯工程部门,Pragati工程学院,Surampalem,美联社,印度

文摘

考虑全扫描电路、incompletely-specified测试或测试数据集,用于测试数据压缩。在考虑路径延迟故障时,某些特定的输入值在一个立方体试块只需要确定相关的路径的长度检测的缺点。路径延迟故障,因此,小延迟缺陷,仍然会发现如果这些值是未指定的。本文的目的是探索的可能性增加未指定的输入值的数量在一个测试集等路径延迟故障由联合国指定的值以使测试更适合的测试数据压缩。实验结果表明,相当数量的这些价值存在。提出过程不明他们逐渐获得一系列的测试集与越来越多的未指定的值和减少路径长度。实验结果还表明,填充未指明的随机值(与一些测试数据压缩方法)恢复部分或全部与检测相关的路径长度路径延迟故障。集的过程使用一个匹配的路径长度的比较发现错误。

介绍

测试数据压缩方法用于全扫描电路incompletely-specified测试或测试数据集,以适应测试数据压缩逻辑测试的限制适用于电路[1]- [4]。incompletely-specified测试获得如果测试生成目标故障停止一旦检测到故障。然而,即使在这种情况下,由于输入的顺序被认为是在测试生成,测试可以包含指定值,则不需要检测的错。由于这种可能性,动态测试压实过程包括过程,增加的数量未指定的值在一个测试在不丢失的检测目标的缺点[5],[6]。动态测试压实程序使用的未指定的值检测相同的测试额外的缺点。然而,额外的规范值的约束条件下可以做一个测试数据压缩方法。描述的过程[7],[8]开始从一个完全指定的测试集和未指明的尽可能多的输入值的数量没有减少检测目标的缺点。未指定的值可以用于测试数据压缩。

在描述的过程[5],[8]的决定未指明的输入值在测试基于它对故障覆盖率的影响。如果输入的故障覆盖率降低,保留其指定值。否则,它是未指定的。这种方法,联合国指定的输入值的故障覆盖率的指导下,适用于任何故障模型(停留在故障被认为是[5]- [8])。

当考虑路径延迟故障的检测小延迟缺陷,除了故障覆盖率,测试集的另一个参数是相关的长度与检测相关的路径路径延迟故障。在这种情况下,某些特定的输入值可能只需要确定相关的路径的长度检测的缺点。如果这些输入值是未指定的一个或多个路径延迟故障仍然会发现每一个最初发现的错。因此,小延迟缺陷将继续被探测到。然而,相关的检测到故障会更短的路径。本文的目的是探索的可能性,联合国指定的输入值,影响与检测相关的路径长度的路径延迟故障,从而使一个测试集路径延迟故障更适合的测试数据压缩。

本文中使用的术语对路径延迟故障如下。一个小延迟缺陷有一个额外的延迟小于时钟周期。路径延迟故障模型的情况小沿着路径延迟缺陷的积累导致的延迟路径超过时钟周期。完整路径从输入开始和结束在一个输出的组合逻辑电路。子路径从一个内部一个输入行,结束内部行或输出。路径可以是一个完整路径或子路径。子路径的重要性的讨论路径延迟故障的结果检测路径延迟故障的比例可以很低[9]- [13]。允许小延迟缺陷被发现即使没有发现路径延迟故障,路径延迟故障与完整路径以及相关路径延迟故障与子相关联路径被认为是[14]- [16]。

定义的条件路径延迟故障与子相关联路径被认为是探测、转型路径延迟故障模型是用于[16]。测试过渡路径延迟故障需要转换断层的探测每一行沿着路径与断层有关。测试过渡路径延迟故障是一种特殊类型的强大non-robust测试路径延迟故障。强烈non-robust测试路径通过分配无控值处于敏感状态的发展之路输入在第二次的测试模式。除了测试创建一个0或1 0过渡道路上的每一行对应转换的源路径。检测过渡路径延迟故障的测试还需要检测每个相应的转换断层沿路径。

本文认为过渡路径延迟故障相关的完整路径和子路径确定值时,可以指定下双模(侧向)全扫描电路的测试集。能够定义一个过渡路径延迟故障的检测条件基于一组转换断层需要发现促进该过程。从一个完全指定的测试集,用程序着重于扫描,可以指定值。这个过程包括两个部分,如下所示。

本文中描述的第一个程序确保过渡路径延迟故障所检测到的扫描后将继续检测到的值是未指定的。让P表示过渡路径延迟故障的检测到这过程不允许任何故障的检测从P丢失时是未指定的。这类似于要求的故障覆盖率对过渡路径延迟故障不会减少。它提供了一个基线不明的地方尽可能多的值不减少的故障覆盖率。这个基线代表情况测试生成过程产生incompletely-specified检测一组目标路径延迟故障的测试。本文的主要贡献是在允许额外的值未指明的情况下,测试集不能被选择的测试数据压缩方法压缩,如前所述。

允许额外的扫描值未指定的,本文中描述的第二个程序允许的长度与过渡路径相关联的路径延迟故障在P降低T是未指定的。pj故障相关联的路径长度Lj,可以考虑子路径长度1 l < < = = Lj。该程序允许将路径长度减少到一个。因此允许过渡路径延迟故障的检测Pj,取而代之的是每个转换断层的探测中单独Pj。逐渐由unspecifying扫描值,确保程序P的路径长度逐渐减小。

测试数据压缩逻辑完全指定适用于测试,未指定的值的测试数据集随机或基于其他可能到处都是,指定值。随机填充指定值的测试集产生的提出过程模仿。

由于变化路径长度与检测路径延迟故障发生时未指明的值都是随机,本文定义了一个匹配之间的过渡完全指定路径延迟故障检测的测试集T拟议中的应用过程,提出和测试集产生的过程。匹配提供了一个更准确的评估未指明的价值观的影响,和随机填充这些值的路径长度与检测的缺点。

实验结果表明随机填充未指明的提出过程获得的一份测试集的值增加了路径长度与检测的缺点。最初几个系列的测试集产生的提出过程从一个测试组T,路径长度相等或接近的T。

本文讨论的是独立于任何特定的测试数据压缩方法,和目标只有未指定的值在测试设置的数量。额外的未指定的值被认为改善压缩测试集的能力。也可以使用一个特定的测试数据压缩方法的约束为指导提出过程联合国指定特定的输入值。

过渡路径延迟故障

路径延迟断裂模型小延迟缺陷的积累沿着路径导致路径失败。过渡路径延迟故障模型被定义为了捕捉小额外的延迟的情况,积累足够的过渡后导致错误的行为通过传播子的道路。结果,模型捕捉这两个小型和大型延迟缺陷。这是完成如下。

类似于路径延迟故障,一个过渡路径延迟故障与第一行路径和过渡。当过渡沿传播路径,它定义了相应的转换的路径。基于这些转换可以定义转换断层沿路径。过渡路径延迟故障检测当所有的单一转换断层沿路径检测到相同的测试。

本文讨论的一个过渡路径延迟故障用pj = fj, 0-fj, 1 -…。fj fj, l - 1, 0, fj1…fj, l - 1转换断层需要发现为了检测pj。断层之间的关系是这样的。

让fj, l vj, v 'j l, l转换断层线gj, l。然后gj o-gj 1…gjL-1形成一个路径vj,一切随缘…l = vj0 gj之间如果逆变器的数量,0和gj, l是偶数,vj, l = v 'j 0 gj之间如果逆变器的数量。l和gj, 0是奇数。如果pj与完整路径,pj的测试是一个强大的non-robust测试路径延迟故障与gj, gj, 0 - 1 -…。gj, l - 1和vj, 0 v 'j, o过渡gj, 0。如果gj, 0或gj, Lj-1是内部线路,要求检测转换断层gj, 0保证测试pj将导致转换发生在gj, 0,即使它是一个内部的线。过渡是传播到gj, Lj-1强non-robust传播条件下。要求检测故障过渡gj, Lj-1保证测试将从gj故障效应传播,Lj-1输出gj, Lj-1如果是内部线。

易于处理子路径过渡路径延迟故障模型下,和一致性处理完整路径和子路径,是一种使用过渡路径延迟故障模型的原因在这工作。使用这种模式的缺点是,故障仿真需要模拟的转换断层在每一个测试,我们将在下面进行讨论。用一个适当的定义与子路径相关故障的检测条件,本文中所开发的程序可以应用于其他路径延迟故障模型,其中包括故障模拟只需要逻辑模拟。

鉴于双模测试ti,找到过渡路径延迟故障检测到ti,[16]的过程首先模拟断层在ti的过渡。接下来,这个过程是所有检测到的行,过渡的缺点。然后确定一组线检测过渡路径延迟故障开始。一组用B。一个直线b¯害怕害怕一个½¯½b与故障检测过渡相关联。除了它满足下列条件之一,并确保检测过渡路径延迟故障开始不能对输入扩展。

1)b是一个输入。

2)如果b是一个门电路输出,没有门的输入被标记为有故障检测过渡。

3)如果b是一个扇出分支,扇出干的不是检测到标记为有一个过渡的错。

组合基准电路C432

在这个方法我们测试36位输入iscas - 85 C432 27-channel中断控制器。在这个方法中我们是任何IC测试基准电路。本文表明,片上一代的功能较宽的测试可以通过使用一个简单的和固定的硬件结构,使用少量的参数需要根据给定的电路,可以实现高转换断层覆盖测试电路。电路与芯片测试生成方法,提出了用于生成可在测试应用程序。这减轻需要计算可获得的离线状态。

扫描电路

D f \ fA¢年代

D触发器是最常见的在今天使用触发器。最好是被称为数据或延迟触发器(作为其输出Q看起来像一个延迟输入D), Q输出需要的D输入目前积极的边缘的时钟针(或负缘如果时钟输入活动低)。它被称为D触发器出于这个原因,因为输出以D的值输入或数据输入,和延迟一个时钟周期。D触发器可以解释为一种原始记忆细胞,零,延迟线。每当时钟脉冲,Qnext D和Qprev否则的价值。

停留在„0 A¢断层

停留在断层是一个特定的故障模型所使用的故障模拟器和自动测试模式生成(生成)工具来模拟一个集成电路内部的制造缺陷。个人信号和别针认为是停留在逻辑“1”,“0”和“X”。同样的输出可以绑定到一个逻辑0到模型的行为缺陷电路不能开关输出并不是所有的错误可以使用停留在故障分析模型。静态风险补偿,即分支信号,可以使用这个模型使电路无法治疗。同时,冗余电路不能使用此模型进行了测试,因为设计没有改变任何输出结果的一个错。在这个模型中,一个信号线路的电路被认为是停留在一个固定的逻辑值,不管输入什么电路提供。因此,如果一个电路有n个信号线路,有可能2 n停留在缺点上定义的电路,其中有些可以被认为是等价的。停留在故障模型是一个逻辑故障模型,因为没有延迟信息与故障相关的定义。它也被称为一个永久性的故障模型,因为错误的影响被认为是永久性的,(如温度、电源电压)或数据值(高或低电压状态)在周围的信号线路。一套模式停留在故障覆盖率由100%的测试来检测每一个可能被困在电路故障。 100% stuck-at fault coverage does not necessarily guarantee high quality, since faults of many other kinds such as bridging faults, opens faults, and transition (delay) faults often occur.

故障模型是需要分析测试的结果n逻辑错误:表示物理故障的影响的操作系统上只有逻辑函数通常被认为是逻辑错误(不定时)允许一个数学处理的测试和诊断假设一边readd分析可行。当模拟停留在故障时,故障位置可以失败两种方式中的一种。“困在——”导致位置模拟作为一个逻辑,为整个测试或高价值。同样,“一直维持在零水平”导致位置模拟作为一个逻辑零,或低,价值为整个测试输入插脚是棘手的。可以肯定的是你发现在大巴上被一动不动地堵上或stuckat——零输入插口,输出销必须改变结果的输入连接状态

输入数据:36;7输出;160年盖茨;公共汽车翻译

功能:c432 27-channel中断控制器。输入通道分成三个9-bit巴士(我们称之为A, B和C),在钻头的位置在每个总线决定中断请求的优先级。出来9-bit输入总线(称为E)启用和禁用中断请求在各自的位置。上图中简明地表示电路。上图中包含模块标记M1、M2、M3、M4、M5,包含底层逻辑。

中断控制器有三个中断请求巴士,B和C,各有9位或渠道,和一个channel-enable总线e .以下优先级规则适用:[我]> B [j] > C [k],对于任何i, j, k;即。,bus A has the highest priority and bus C the lowest. Within each bus, a channel with a higher index has priority over one with a lower index; for example, A[i] > A[j], if i > j. If E[i] = 0, then the A[i], B[i], and C[i] inputs are disregarded.

陈七输出PA、PB、PC和(握)指定哪个频道已经承认中断请求。只有频道的最高优先级最高优先级的请求总线是承认。一个例外是,如果两个或两个以上的通道上的中断产生请求承认,每个总线是承认。

例如,如果一个[4],[2],[6]B和C[4]请求等待,[4]和C[4]是承认的。模块M5是9 - line-to-4-line优先编码器。编号为421的输出线实际上产生反向陈[3]的反应真值表所示。我们的自由添加一个逆变器输出421陈形成[3]这个表(而不是模型)。

结果和分析

结论

本文描述了两个联合国程序指定两个模式的转型路径延迟故障测试集全扫描电路。这些程序联合国指定扫描的值。这个过程可以确保相同的转型路径延迟故障后将检测到的测试集是未指定的。允许额外的扫描值是未指定的,从而使测试集更适合测试数据组合基准电路用于测试数据压缩,结果证实。

引用

陈j . k . Lee, c .黄”使用单个输入支持多个扫描链,“Proc, Int。Conf。第一版。辅助设计,1998年,页74 - 78。
董事长c Barnhart、诉Brunkhorst f . Distler o·法恩斯沃思,b·凯勒和b . Koenemann”OPMISR:压缩生成向量的基础”,在Proc, Int。测试相依,2001年,页748 - 757。
b . Koenemann董事长c Barnhart, b·凯勒t . Snethen o·法恩斯沃思,D。惠特”,保证smartBIST变体编码,“在Proc。亚洲测试电脑。,2001年,页325 - 330。
j . Rajski j . Tyszer m . Kassab n .慕克吉r·汤普森K.-H。蔡,a . Hertwig n . Tamarapalli g . Mrugalski g . Eide和j .钱“嵌入式确定性测试低costmanufacturing测试,”在Proc, Int。测试相依,2002年,页301 - 310。
p·高尔和b·c·罗萨莱斯”测试生成和动态压缩的测试,”在Proc。测试相依,1979年,页189 - 192。
彭慕兰,l . n . Reddy和s . m . Reddy,“紧凑:一个方法来生成紧凑的组合电路测试集,“IEEE反式。第一版。辅助设计,12卷,不。7日,第1049 - 1040页,1993年7月。
Kajihara和k . Miyase”识别不在乎输入的组合电路测试模式,“Proc, Int。Conf。第一版。辅助设计,2001年,页364 - 369。
a . El-Maleh和a . Al-Suwaiyan”,一种有效的放松技巧测试组合与全扫描时序电路,“在Proc。VLSI测试电脑。53至59,2002年,页。
k·福克斯、f·芬克和m·h·舒尔茨“炸药:一个有效的自动测试模式生成路径延迟故障,“IEEE反式。计算机辅助设计中国。电路系统。,vol. 10, no. 10, pp. 1323–1335, Oct. 1991.
美国Sparmann, d . Luxenburger K.-T。陈,s m . Reddy“快速识别的依赖路径延迟故障,”奥特曼在Proc。设计。相依,1995年,页119 - 125。
s . Kajihara k .木下光男,彭慕兰,s m . Reddy”的方法确定可靠的依赖和功能unsensitizable路径,“在Proc。VLSI设计相依,1997年,页82 - 87。
k . Heragu j·h·帕特尔,v . d . Agrawal”不可测试延迟故障的快速识别使用的影响,”在Proc, Int。相依第一版。辅助设计,1997年,页642 - 647。
Padmanaban和s . Tragoudas“关键路径选择方法对于延迟测试,“在Proc, Int。测试相依,2004年,页232 - 241。
k . Heragu j·h·帕特尔,v . d . Agrawal”段延迟缺点:一个新的故障模型,“在Proc。VLSI测试电脑。,1996年,页32-39。
m·沙玛和j·h·帕特尔,”测试的关键路径延迟故障,“在Proc, Int。测试相依,2001年,页634 - 641。
彭慕兰和s . m . Reddy,“路径选择过渡路径延迟故障,IEEE反式。中国非常大。(VLSI)系统。,vol. 18, no. 3, pp. 401–409, Mar. 2010.
即彭慕兰和克里Reddy”,输入必要的作业路径延迟故障的测试standard-scan电路,“IEEE反式。非常大的