国际电气、电子和仪器工程高级研究杂志
菜单在线刊号(2278-8875)印刷版(2320-3765)
在线刊号(2278-8875)印刷版(2320-3765)
Rashmi帕蒂尔1, Dr.M.T.Kolte2
|
| 有关文章载于Pubmed，谷歌学者 |
更多相关文章请访问国际电气、电子和仪器工程高级研究杂志
数字信号处理是数字设计概念中要求最高的应用。这是一个成熟的技术领域，对增强性能和资源利用的需求多年来呈指数级增长。有限脉冲响应(FIR)滤波器用于数字信号处理应用。滤波器设计的准确性是基于滤波器系数的乘法和累加。本文介绍了一种数字滤波器的VLSI实现方法，该方法具有较传统方法灵活、功耗低、面积利用率高的特点。
关键字 |
| 加法器，数字信号处理(DSP)，有限脉冲响应(FIR)滤波器，乘法器，六抽头FIR滤波器，超大规模集成电路设计 |
介绍 |
| 随着对电池驱动的移动计算和通信设备的需求不断增长，如何实现低功耗以延长电池寿命成为IC设计人员关注的主要问题。DSP系统广泛应用于通勤和通信领域。FIR滤波器是DSP应用中的基本元件之一。脉冲响应可以是有限的也可以是无限的。设计和实现这两个筛选器类的方法有很大不同。FIR滤波器是一种数字滤波器，它对单位滤波器(单位样本函数)的响应是有限的。这与无限脉冲响应(IIR)滤波器相反，后者对单位脉冲的响应在持续时间[1]上是无限的。 |
| FIR和IIR滤波器各有优点和缺点，并且都不是基于所有的情况。FIR滤波器可以采用递归或非递归技术实现，但通常采用非递归技术。FIR滤波器广泛应用于DSP系统，其特点是大量的乘法运算序列。在某些应用中，FIR滤波电路必须能够在高采样率下工作，而在其他应用中，FIR滤波电路必须是在中等采样率[3]，[4]下工作的低功率电路。 |
| 滤波单元是每个离散小波变换(DWT)体系结构中一个非常重要的单元。本文的其余部分组织如下。第二节和第三节简要介绍了文献综述和离散小波变换。第四节介绍了DWT中的数据依赖关系。建议的过滤单元及其过滤单元将在第五节中描述。第六节介绍了滤波单元的硬件实现。第7节给出仿真结果，第8节给出结论。 |
2文献综述 |
| 低功耗、高通量FIR滤波器的设计是DSP研究领域的热点。近年来提出了各种低面积、低功率FIR设计技术[1-2]。Bhardwaj等人，[3]引入了新的测量，功率意识，以表明系统能量随条件和质量要求的变化而缩放的能力。并行(或块)处理可以应用于数字FIR滤波器，以提高有效吞吐量或降低原始滤波器的功耗。而顺序FIR滤波器的实现已经给出了广泛的配置，直接降低并行FIR滤波器的硬件复杂性或功耗[4]。选择硬件宽度更大的倍增器而不是死亡倍增器，不仅可以降低延迟，而且总功耗[5]。提出了一种新的低功耗数字基带处理设计方法，以优化各滤波器系数[7]的位宽。采用数据转换功率衰减技术(DPDT)降低FIR滤波器[8]的动态开关功率。 |
| 乘法器在当今的DSP系统中起着重要的作用。它们的使用实例发生在递归和横向滤波器、离散傅里叶变换、相关、范围测量的实现中，在大多数情况下，为特定目的设计一个乘数单元就足够了。倍增器面积大，时延长，功耗大。主要目标是降低功率，减少面积和延迟开销。通过使用新的编码或架构，甚至可以实现功耗降低和面积/延迟减少，这是高级优化的优势。本文提出了一种设计FIR滤波器的新方法。基于流水线乘法器和加法器，实现了非常高的吞吐量。 |
3离散小波变换 |
| 小波是一种能量集中在时间上的小波。小波的性质使得信号的时间和频率分析都变得容易。小波变换是一种基于子带编码的快速计算小波变换。它易于实现，减少了所需的计算时间和资源。在DWT的情况下，数字信号的时间尺度表示是通过数字滤波技术获得的。被分析信号在不同尺度下通过不同截止频率的滤波器。 |
| 小波可以通过有尺度的滤波器迭代实现。信号的分辨率是信号中细节信息量的度量，由滤波操作决定，而尺度由上采样和下采样(子采样)操作[2]决定。 |
| 三阶段DWT分解示意图如图1所示。 |
 |
| 在图1中，信号用序列a[n]表示，其中n是一个整数。低通滤波器L1表示，高通滤波器H1表示。在每个级别上，高通滤波器产生详细信息b[n]，而与缩放函数相关的低通滤波器产生粗略的近似;c[n]。这里输入信号a[n]有n个样本。在第一个分解级别，信号通过高通和低通滤波器，然后进行2次采样。高通滤波器的输出有N/2个样本，b[N]。这N/2个样本构成了DWT系数的第一级。低通滤波器的输出也有N/2个样本和c[N]。然后信号通过低通和高通滤波器进行进一步分解。第二个低通滤波器经过子采样后的输出有N/4个样本和e[N]。经过子采样的第二个高通滤波器的输出有N/4个样本，d[N]。第二个高通滤波器构成dwt系数的第二级。然后对低通滤波器输出再次滤波进行进一步分解，得到n /8个样本的g[n]，f[n]。过滤和抽取过程继续进行，直到达到所需的水平。最大电平数取决于信号的长度。 |
四、DWT内的数据依赖关系 |
| 对一维输入信号进行三个阶段的小波分解如图1所示。六阶高通(g(n))和低通h(n))滤波器的传递函数可表示为: |
 |
 |
五、过滤单元(fu) |
| 该架构提出的滤波器单元为六级非递归FIR数字滤波器，其高通和低通分量的传递函数如式2a-2n所示。 |
| FIR滤波器具有以下优点: |
| ïÂ‑·它们可以有一个精确的线性相位。 |
| ï ·它们总是稳定的。 |
| ïÂ‑·设计方法一般为线性。 |
| ï ·可以在硬件上高效实现。 |
| 每个过滤阶段的延迟时间为1。六级滤波器的收缩结构如图2所示。 |
 |
A.过滤单元 |
| 由式1a-1b可知，除滤波器系数值不同外，特定时刻的高通和低通计算完全相同。通过引入额外的控制电路，两种计算可以由相同的硬件执行。每次乘法运算必须在一个时钟周期内执行。当选择“0”时，高通系数计算在时钟周期内执行，而当选择“1”时，低通系数计算在时钟周期内执行。所述部分结果以收缩方式从一个单元同步传递到相邻单元。因此，滤波器单元仅由一个乘法器、一个加法器和两个寄存器组成，用于存储高通系数和低通系数。在这种类型的过滤单元格中，会出现有符号数相乘的问题。带符号的数字表示正数、负数或一个正数和另一个负数。为了避免这个问题，所提出的过滤单元由反转和异或操作组成，如图3所示。 |
 |
| 过滤单元由以下设备组成: |
| 一个¯·乘数 |
| 一个¯·多路复用器 |
| 一个¯·比较器 |
| 一个¯·加法器 |
| ï ·Not和Xorgate |
六、滤波单元的硬件实现 |
| 通过一次计算多个系数的部分乘积，该滤波器以收缩方式工作。第一个乘法和累加阶段计算第一个部分积，并将其传递给第二个筛选阶段，在那里它被添加到第二个部分积。这个重复的动作一直持续到一个完整的DWT系数从第六滤波阶段出来。通过每个滤波级的延迟为1个时钟周期。由于并行计算多个DWT系数，需要在5个时钟周期内完成第一个系数的计算。每个时钟周期输出后续系数。 |
| 该滤波器由带选信号组成。如果波段选择为“1”，则选择低通系数。如果波段选择“0”，则它选择高通系数。该滤波器由时钟控制，对其高低电平分别进行高通DWT系数和低通DWT系数的计算。滤波单元的RTL原理图如图4所示。 |
 |
A.过滤单元 |
| 本项目使用MATLAB软件，通过VHDL仿真对结果进行验证。通过MATLAB计算了高通系数和低通系数的小数形式。我们将这些转换为二进制，并在其中填充一些0。由于滤波器单元和多路复用器分别为31位和13位设计。在这13位中，12位是数据位，1位MSB位是符号位。有符号的位表示正数或负数。 |
| 将高通系数和低通系数应用于多路复用器。多路复用器用于选择高通系数和低通系数。通过选择特定的频带，多路复用器选择高通或低通系数。图6显示了带选择较高时滤波器单元的RTL原理图。从0014和1002中选择低通系数，即1002。 |
| 多路复用器执行1002与输入系数的乘法;0009.开关的输出是每个滤波单元的输入。0009是其中一个开关的输出。这个乘数产生的结果是40000012。乘数的结果是31位。这里乘数只执行12位的乘法。剩余的MSB位1002和0009执行异或操作。异或运算用于符号位表示。通过插入6个零，乘数的结果是31位。 |
| 乘法器mul1224的MSB位与之前的输入进行加或减运算。在异或操作中，如果MSB位都是高或低，则异或操作的输出为零。如果其中一个输入较低，则产生一个输出。这里40000042和40000012的MSB位都是一个。因此，xor的输出“sadd”表示0位。这是mux301和mux30的select行，被添加到adder31中。 |
| 乘数输出采用2FFFFFED逆变器inv29进行逆运算。Mux30选择一个来自乘数的输入是400000012，逆变器是3FFFFFED。选择行为0，所以它选择40000012。comparatorcomp313比较先前的输入和乘数的输出。它比较40000042和40000012，并以MSB位的形式显示较大数字的结果。这里它代表' s '。Adder311增加之前mux30和sadd的输入、输出。比较器的输出作为MSB位分配给加法器输出。它添加40000042、40000012和0。加法器的结果是40000054。 |
| 如果在加法器中产生进位，则直接显示加法器的结果。但如果进位为0，则执行2的补。这里Cout=Cin=0，那么2对40000054的补码是7FFFFFAC。如果mux301的select line为零，则选择加法器输出，否则选择2的补码结果。这里的select行为0，因此filter的最终输出为40000054。最初之前的输入是00000000。在应用时钟后，控制单元使用状态图。开关由控制逻辑控制。开关的输出用于滤波输入。 |
| 第一个过滤单元的输出，第二个过滤单元的前一个输入，以此类推。这个过程是连续的，直到完整的DWT系数从六个滤波阶段出来。Filter Cell的RTL原理图如图5所示。 |
 |
7滤波单元仿真结果 |
| 不同波段选择时滤波单元的模拟波形如图6和图7所示。将高通和低通系数应用于滤波器单元，并从模拟矢量波形中观察输出。图6显示了波段选择' 1 '的波形。此时选择低通系数，如表1所示。 |
 |
 |
| 图7显示了带宽选择' 0 '的波形。此时选择高通系数并给出输出。高通系数如表2所示。 |
 |
 |
| 表3给出了带选择为' 1 '和' 0 '时滤波器单元的结果。 |
 |
8结论 |
| 本文设计了一种六级非递归离散小波变换FIR数字滤波器。在MATLAB中进行了高通系数和低通系数的计算。Active-HDL工具是为VHDL开发而设计的集成环境。所有的实现和仿真都是在Active HDL7.1中完成的。编译并测试了VHDL代码。由于滤波器单元由全局时钟控制，因此不需要复杂的控制电路来将中间产品输入和输出存储器。 |
参考文献 |
|
