研究文章雷竞技app下载苹果版

40.0 gs / s时间交错的6位flash adc，适用于40gbe应用

摘要

本文介绍了一种适用于40GbE应用的40-GS/s 6位Flash模数转换器的模拟后端设计。它是在45纳米CMOS技术的基础上设计的16倍时间交错程序。在这项工作中，设计了一个6-b 2.5 - GS/s闪光ADC(用于时间交织)，采用时域闩锁插值方法，将ADC第一级使用的动态比较器数量减少一半。比较器数量的减少降低了样品和保持电路的负载电容、功耗和比较器校准的开销。测得的峰值DNL和INL分别为0.53和0.61 LSB。计算得到的SFDR和SNDR分别为42.1和33.3 dB，功耗约为69mW。

Shahir P, V. Jean Shilpa

阅读全文下载全文|访问全文