特题文章雷竞技app下载苹果版

新创IEE754标准浮点单元组成

抽象性

本文高速度缩放浮点单元(FPU)安装并装装加法乘法单元FPU设计用单精度和双精度格式处理数字与离散增量单元比较时,装合增量单元实现区减33%和延迟减52%,以单精度格式处理双精度格式与离散增量单元比较,装合增量单元分别缩小面积41%和延迟40%FPU使用VHDL语言设计并安装XilinxVirtex-IIFPGA

RoseminC.J.AnujaGeorge

阅读整条下载全文章|访问完整文章