研究文章雷竞技app下载苹果版

基于Verilog的aes内核开发

摘要

本文重点介绍了用verilog HDL语言开发AES CORE的FPGA设计。主要工作集中在5个模块上，分别是键生成、行移位、混合列、xoring模块和top模块集成。这些模块均采用verilog HDL语言进行授权。密钥生成模块从给定的密钥生成所需的密钥。左圆移位操作由移位行执行。混合列执行与常数矩阵的矩阵乘法。Xoring模块指定用键对文本数据进行Xoring。顶部模块表示所有模块的集成，它被视为AES核心。在AES之前，数据加密标准(DES)是一种广泛使用的数据加密方法，使用难以破解的私有(秘密)密钥。使用DES的Triple DES实现，可以使用5.1 * 1033或更多可能的加密密钥。

Manan Mujahid, Syed Anwar Ahmed, Ashish Jadhav

阅读全文下载全文|访问全文