研究文章雷竞技app下载苹果版

FPGA模拟演算卷积编码器和Viterbi编码器实验实现

抽象性

错误校正编码证明是限制数字数据传输噪声效果的强法卷积维特比解码法强前向错误控制法(FEC)证明机制传输信号不受干扰,主要通过嵌入通道的Aditive白高斯噪声实现编译器维特比解码器约束长度3和代码速率2VHDL语言使用设计项sim6.4a和Xilinx8iISE分别模拟合成以这种配置方式,FPGA能够自主操作编译器或Viterbi编译器正因如此,它通过复用同一种硬件而增益

Shraddha Shukla, Nagendra Sah

阅读整条下载全文章|访问完整文章