研究文章雷竞技app下载苹果版

自动化HDL的两代�年代补充DADDA乘数与并行前缀

文摘

Dadda乘数是最快的乘数由于对数延迟。两个“s补充的部分产品被Baugh-Wooley乘法产生算法。部分产品的复杂和不规则减少Dadda算法和使用并行前缀与对数条延迟添加的最后阶段很难编写一个通用的Verilog代码。为了解决这个困难,我们描述一个C程序,自动生成一个Verilog文件与并行前缀Dadda乘数蛇像Kogge-Stone加法器,Brent-Kung加法器和Han-Carlson加法器的用户定义的大小。我们比较他们的文章布局结果包括传播延迟、面积和功耗。Verilog代码已经使用90纳米技术合成库。我们观察到,乘数使用Kogge-Stone加法器在最后阶段给更高的速度和更低的功率延迟产品相比,使用Brent-Kung和Han-Carlson蛇

巴拉特·库马尔Potipireddi Abhijit Asati博士

阅读全文下载全文|访问全文