研究文章雷竞技app下载苹果版

systemC同系统Verilog:VCS工具方法

抽象性

因SOC设计复杂性提高,设计重用、验证和调试的重要性增加从理论上讲,这些概念似乎简单易行,但设计验证组在实际实施时必须应对数大挑战举例说,IP复用的重大障碍之一是IP设计和验证使用多种设计语言设计验证常用语言中有些为SystemVerilog语言、syc语言和Verilog语言和VHDL语言等传统HDL语言语言有其独有的长处,使之更适合写出设计或IP的某些部分设计要成功,所有单个组件必须用不同语言互通论文提供指南和方式与SystemVerilogs和SystemC通信描述不同方法并提供实用洞见帮助用户整合系统虚拟环境IP块

Bhargavkumar tarpara、AjayTiwari、Chintanshetiya、RutulBhatt

阅读整条下载全文章