研究文章雷竞技app下载苹果版

设计高速硬件效率4比特SFQ乘数

文摘

2比特布斯编码器与约瑟夫森输电线路(韩国乐团)和被动输电线路(PTLs)设计。展位编码方法的算法获得部分产品。通过这种方法,部分产品的数量减少到一半而和数组的方法。的电路区域乘数与布斯编码器设计方法相比,设计和数组的方法。拟议中的4比特修改布斯编码器设计使用第四的二世。区域,延迟和权力布斯编码器的性能和修改布斯编码器已从模拟输出评估分析表明,改性布斯编码器实现SFQ乘数比传统布斯编码器。

k .拉梅什M.Vaidehi

阅读全文下载全文|访问全文