研究文章雷竞技app下载苹果版

低功率管线式RISC处理器的设计

文摘

介绍了设计和实现的低功率管线式32位RISC处理器。各种模块包括获取、解码、执行和内存读/写回实现流水线4阶段。在本文中,提出了低功耗技术在前端的过程。修改哈佛架构是使用不同的程序内存空间和数据内存空间。低功耗有助于减少散热,延长电池寿命,提高设备的可靠性。最小化RISC核心的力量,使用时钟门控技术是一种有效的低功耗技术。Verilog语言是用于编码的目的。7-SEG发光二极管连接到RISC IO接口定义的所有指令,用于测试目的是浮点数以及整数值。拟议的架构是然后使用Modelsim仿真。动态功耗计算使用阿尔特拉正在分析器,然后实现使用阿尔特拉在Altera FPGA董事会第四的二世。

Indu。米,阿伦Kumar.M

阅读全文下载全文|访问全文