研究文章雷竞技app下载苹果版

CMOS技术中使用低电速逻辑乘法设计

抽象性

高速低功率电路设计与CMOS技术在VLSI电路中非常重要逻辑大全中高效逻辑之一是常数延时逻辑风格论文CD逻辑修改并提出了被称为低功率高速的新逻辑三次修改帮助常延逻辑风格LP-HS推理开发,减少延迟功率产值4比特Wallace树乘法和Radix4乘法取用后用恒定延时逻辑和LP-HS逻辑分析功率延迟和功率延迟产值对乘法都比较HSPICE工具45nm、32nm、22nm和16nmCMOS技术模拟乘法使用LP-HS逻辑比常延时逻辑风格强

线程图KUmarani.P.T拉维

阅读整条下载全文章|访问完整文章