研究文章雷竞技app下载苹果版

SRAM的设计细胞通过自我控制电路电压水平

文摘

记忆是在CMOS应用程序中最常见的部分。功耗和速度是很重要的问题,导致了多个设计最小化的目的的权力在读写操作SRAM现代高性能集成电路在超过40%的总主动模式由于泄漏电流能量消耗。晶体管特征尺寸的缩小mosfet的阈值电压从而增加泄漏功率大幅减少。泄漏是唯一的能源消费在懒懒的电路.SRAM数组泄漏的重要来源,因为大多数的晶体管用于内存片装在今天的高性能微处理器和systems-on-chips。一项新的削减泄漏电流电路称为改进可控电压电平(SVL)电路开发,包括减少渗漏6 t SRAM的力量。仿真结果6 t与改善SVL SRAM的设计使用TANNER工具显示了减少总平均功率和延迟。

Akshaya。N,比尼人欢乐,Sathia Priya。米,Arul Kumar.M

阅读全文下载全文|访问全文