研究文章雷竞技app下载苹果版

DUTYCLE调试SARDDDRAP

抽象性

双重数据速率动态随机存储器(DDRAM)已变得重要,开发低功率DCC/DOC/DUTY循环校正器,提高作业周期精度DRAM连续近似注册值周期校正器提高速度提议的DCC电路将在0.18-mcMOS流程中实现调整电路延时线正在修改低频本文的主要目标是实现快速值校正最先进DDRAM建议使用混合模式DCC电路使用SAR设计过程数字反馈,性能分析见论文拟技术将减少电耗并加速CMOS技术全部工作都可用CADEE Virtuso完成

M.Ragavan,K.Suganthi

阅读整条下载全文章|访问完整文章