研究文章雷竞技app下载苹果版

动态移位到顺序电路测试中减少测试数据量

抽象性

VLSI电路测试通常因测试数据量而是一个烦琐过程引出超功率分解并最小故障覆盖. 此项目为使用极高压缩配置设计提供测试数据体积减法, 并能够减少插针计数与自动测试设备接口基于对每件测试立方体编码需求,拟议测试压缩法改变动态加载测试刺激圈数不需要额外插针或修改现有扫描链,使拟议方法与标准基准相继电路相操作提议修改以缩短测试存取时间,即单循环存取持有模式和单循环存取不持有模式而不是长扫描链,如果扫描细胞单时单测试,将减少访问时间并因此有效测序路时间

Ancy乔伊,SaniJohn

阅读整条下载全文章