研究文章雷竞技app下载苹果版

基于FPGA的64位低功率用Verilog HDL RISC处理器的

文摘

RISC设计理念是减少指令集的复杂性,进而降低了功耗,空间、周期时间、成本和其他参数考虑在设计的实现。FPGA的出现使得FPGA实现复杂的逻辑系统。本文的目的是设计和实现64位RISC处理器使用FPGA斯巴达3 e工具。这种处理器设计取决于设计规范,分析和仿真。它考虑了很简单的指令集。重要的组件包括控制单元、ALU,移位寄存器和累加寄存器。功耗降低时钟设计技术。

V。Prasanth, K.V.Rajeshkumar

阅读全文下载全文|访问全文