研究文章雷竞技app下载苹果版

伽罗瓦域算术单元在FPGA上的实现

文摘

有限域运算变得越来越是一个非常著名的解决方案计算在许多应用程序中。伽罗瓦域算术BCH的基础形式,Reed-Solomon和其他擦除编码技术从失败中保护存储系统。大多数伽罗瓦域运算的实现依赖于乘法表或离散对数来执行该操作。基于软件的伽罗瓦域实现中使用的许多存储系统的可靠性和安全性组件。不幸的是,乘法和除法操作对伽罗瓦字段是昂贵的,而增加。加速乘法和除法,大多数软件伽罗瓦域实现使用预先计算查表、接受与优化这些操作相关联的内存开销。然而,可用内存的数量限制了伽罗瓦域的大小和导致性能不一致的架构。典型的算术单元包括一个加法器和减法器,乘法器和除法器。除了操作完成一个n位XOR操作,对于乘法操作LSB首先乘方法和费马小定理用于乘法逆元的操作。这些操作是在FPGA上实现Virtex v。5 kit & simulated using Verilog on Xilinx 14.2 ISim simulator. Arithmetic unit architecture is measuredin terms of %age of device utilized and time delay.

LakhendraKumar k . l . Sudha博士

阅读全文下载全文|访问全文