研究文章雷竞技app下载苹果版

全加器的研究和分析不同的亚微米技术面积4比特脉动进位加法器的有效布局

文摘

在电子技术中,加法器是一个必要的组成部分,每一个集成电路。加法器也主要快速其次消耗更少的功率和芯片面积。我们定义各种方案执行加法VLSI技术的方法。全加器的设计对低功率现在每天变得越来越受欢迎。它是一个重要的组件的ALU块。执行算术运算快,脉动进位加法器是最快的蛇用在许多数据,处理处理器。在本文中,我们分析了一个完整的加法器电路在不同亚微米技术和获得低功率和最小延迟。我们还设计区域全加器的有效布局示意图。全加器的帮助下与延迟低功率消耗模型,我们设计一个脉动进位加法器原理,使一个区域的有效布局[1]。

萨彦岭Chatterjee

阅读全文下载全文