研究文章雷竞技app下载苹果版

数字CMOS逻辑电路的超低功耗设计

摘要

功率和面积是任何数字电路设计中的两个主要问题。目前，低功耗器件的设计与实现在纳米电子领域具有重要意义。然而，在超低功耗、可接受性能和高性能功耗设计方面的研究还不多。要实现超低功耗要求，需要在亚阈值区域对数字逻辑门进行操作。本文研究分析了CMOS技术在45 nm通道长度范围内相对研究了CMOS逆变器的平均功耗。我们对CMOS逆变器和其他逻辑门在亚阈值区域进行了分析比较。亚阈值电流与栅极电压呈指数关系。因此，这种指数关系不仅在功耗方面给出了指数级的降低，而且在延迟方面也给出了指数级的增加。在Cadence工具的帮助下，采用CMOS技术在45nm处进行仿真。仿真结果表明，功率的降低大于传播延迟的增加。

m .瓦拉玛提，悉达多·巴特，舒布汉姆·乔杜里

阅读全文下载全文|访问全文